专用集成电路PDF|Epub|txt|kindle电子书版本网盘下载

专用集成电路PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 ASIC介绍1

1.1 ASIC类型3

17.7 参考书目提要 710

1.2 设计流程11

1.3 举例分析12

1.4 ASIC经济学13

1.5 ASIC单元库19

1.7 习题21

1.6 小结21

1.8 参考书目提要24

1.9 参考资料26

第2章 CMOS逻辑28

2.1 CMOS晶体管29

2.2 CMOS工艺35

2.3 CMOS设计规则41

2.4 组合逻辑单元44

2.5 时序逻辑单元49

2.6 数据通路逻辑单元53

2.7 I/O单元69

2.8 单元编译器71

2.9 小结72

2.10 习题72

2.11 参考书目提要80

2.12 参考资料80

第3章 ASIC库设计84

3.1 晶体管电阻84

3.2 晶体管寄生电容87

3.3 逻辑作用力93

3.4 库单元设计101

3.5 库结构102

3.6 门阵列设计103

3.7 标准单元设计107

3.8 数据通路单元设计108

3.10 习题110

3.9 小结110

3.11 参考书目提要119

3.12 参考资料119

第4章 可编程ASIC120

4.1 反熔丝120

4.2 静态RAM123

4.3 EPROM和EEPROM工艺123

4.4 实际问题124

4.6 PREP基准程序126

4.5 规范说明126

4.7 FPGA经济学127

4.8 小结130

4.9 习题130

4.10 参考书目提要133

4.11 参考资料134

第5章 可编程ASIC逻辑单元135

5.1 ActelACT135

5.2 XilinxLCA144

5.3 AlteraFLEX147

5.4 AlteraMAX148

5.5 小结153

5.6 习题157

5.8 参考资料161

5.7 参考书目提要161

第6章 可编程ASICI／O单元163

6.1 DC输出163

6.2 AC输出165

6.3 DC输入171

6.4 AC输入175

6.5 时钟输入178

6.6 电源输入179

6.7 XilinxI/O功能块181

6.8 其他I/O单元183

6.9 小结184

6.10 习题186

6.11 参考书目提要191

6.12 参考资料192

7.1 ActelACT193

第7章 可编程ASIC的互连193

7.2 XilinxLCA198

7.3 XilinxEPLD201

7.4 AlteraMAX5000和7000202

7.5 AlteraMax9000203

7.6 AlteraFLEX203

7.7 小结204

7.8 习题206

7.9 参考书目提要208

7.10 参考资料208

8.1 设计系统209

第8章 可编程ASIC设计软件209

8.2 逻辑综合212

8.3 半门ASIC214

8.5 习题221

8.4 小结221

8.6 参考书目提要225

8.7 参考资料228

第9章 低层次设计输入229

9.1 原理图输入229

9.2 低层次设计语言241

9.3 PLA工具246

9.4 EDIF248

9.5 CFI设计表述258

9.6 小结261

9.7 习题261

9.9 参考资料264

9.8 参考书目提要264

第10章 VHDL265

10.1 计数器265

10.2 4位乘法器266

10.3 VHDL的语法和语义274

10.4 标识符与字母符号275

10.5 实体和结构体276

10.6 包和库280

10.7 接口声明286

10.8 类型声明291

10.9 其他声明293

10.10 顺序语句298

10.11 运算符306

10.12 算术运算308

10.13 并发语句313

10.14 执行319

10.15 配置和规范321

10.16 一个引擎控制器323

10.17 小结328

10.18 习题330

10.19 参考书目提要345

10.20 参考资料345

第11章 VerilogHDL346

11.1 计数器346

11.2 Verilog语言基础348

11.3 运算符355

11.4 分层358

11.5 过程及赋值359

11.6 时序控制及延迟362

11.7 任务及函数368

11.8 控制语句369

11.9 逻辑门建模371

11.10 延迟建模373

11.11 改变参数376

11.12 Viterbi译码器376

11.13 其他Verilog特性391

11.14 小结399

11.15 习题400

11.16 参考书目提要411

11.17 参考文献412

第12章 逻辑综合413

12.1 逻辑综合举例413

12.2 比较器／MUX414

12.3 逻辑综合器的内部419

12.4 Viterbi译码器综合422

12.5 Verilog与逻辑综合428

12.6 VHDL与逻辑综合438

12.7 有限状态机综合449

12.8 存储器综合454

12.9 乘法器456

12.10 引擎控制器460

12.11 性能驱动的综合462

12.12 Viterbi译码器的优化465

12.13 小结467

12.14 习题468

12.15 参考书目提要475

12.16 参考资料476

第13章 仿真479

13.1 仿真类型479

13.2 比较器／MUX举例480

13.3 逻辑系统488

13.4 辑仿真的工作原理490

13.5 单元模型492

13.6 延迟模型501

13.7 静态时序分析506

13.8 形式验证512

13.9 开关级仿真516

13.10 晶体管级仿真517

13.11 小结522

13.12 习题523

13.13 参考书目提要532

13.14 参考资料533

第14章 测试536

14.1 测试的重要性536

14.2 边界扫描测试537

14.3 故障554

14.4 故障模拟561

14.5 自动测试图的生成568

14.6 扫描测试574

14.7 内建自测试575

14.8 简单的测试例子584

14.9 Viterbi译码器举例594

14.10 小结596

14.11 习题596

14.12 参考书目提要600

14.13 参考资料601

第15章 ASIC结构605

15.1 物理设计605

15.2 CAD工具606

15.3 系统划分607

15.4 评估ASIC尺寸609

15.5 功耗612

15.6 FPGA划分615

15.7 划分方法617

15.8 小结627

15.9 习题627

15.10 参考书目提要635

15.11 参考资料636

第16章 布图规划和布局638

16.1 布图规划638

16.2 布局651

16.3 物理设计流程665

16.4 信息格式666

16.5 小结668

16.6 习题669

16.8 参考资料674

16.7 参考书目提要674

第17章 布线677

17.1 全局布线678

17.2 详细布线686

17.3 特殊布线695

17.4 电路提取和DRC697

17.5 小结703

17.6 习题703

17.8 参考文献710

附录A VHDL资源714

附录B VerilogHDL资源731

译后记752