EDA技术与应用 第4版PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术与应用 第4版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述1

1.1 EDA技术及发展1

1.2 EDA设计流程2

1.2.1 设计准备2

1.2.2 设计输入3

1.2.3 设计处理3

1.2.4 设计校验4

1.2.5 器件编程4

1.2.6 器件测试和设计验证5

1.3 硬件描述语言5

1.3.1 VHDL5

1.3.2 Verilog HDL6

1.3.3 AHDL6

1.4 可编程逻辑器件6

1.5 常用EDA工具7

1.5.1 设计输入编辑器7

1.5.2 仿真器8

1.5.3 HDL综合器8

1.5.4 适配器（布局布线器）8

1.5.5 下载器（编程器）9

本章小结9

思考题和习题9

第2章 EDA工具软件的使用方法10

2.1 Quartus II软件的主界面10

2.2 Quartus II的图形编辑输入法12

2.2.1 编辑输入图形设计文件12

2.2.2 编译设计文件16

2.2.3 仿真设计文件18

2.2.4 编程下载设计文件22

2.3 Quartus II宏功能模块的使用方法28

2.3.1 设计原理28

2.3.2 编辑输入顶层设计文件28

2.3.3 仿真顶层设计文件34

2.3.4 图形文件的转换35

2.4 嵌入式逻辑分析仪的使用方法37

2.4.1 打开SignalTap II编辑窗口37

2.4.2 调入节点信号38

2.4.3 参数设置39

2.4.4 文件存盘39

2.4.5 编译与下载39

2.4.6 运行分析39

2.5 嵌入式锁相环的设计方法40

2.5.1 嵌入式锁相环的设计40

2.5.2 嵌入式锁相环的仿真43

2.5.3 使用嵌入式逻辑分析仪观察嵌入式锁相环的设计结果43

2.6 设计优化44

2.6.1 面积与速度的优化44

2.6.2 时序约束与选项设置45

2.6.3 Fitter设置45

2.7 Quartus II的RTL阅读器45

本章小结46

思考题和习题47

第3章 VHDL48

3.1 VHDL设计实体的基本结构48

3.1.1 库、程序包49

3.1.2 实体49

3.1.3 结构体50

3.1.4 配置50

3.1.5 基本逻辑器件的VHDL描述51

3.2 VHDL语言要素54

3.2.1 VHDL文字规则54

3.2.2 VHDL数据对象56

3.2.3 VHDL数据类型57

3.2.4 VHDL的预定义数据类型57

3.2.5 IEEE预定义的标准逻辑位和矢量59

3.2.6 用户自定义数据类型方式59

3.2.7 VHDL操作符59

3.2.8 VHDL的属性62

3.3 VHDL的顺序语句63

3.3.1 赋值语句64

3.3.2 流程控制语句64

3.3.3 WAIT语句70

3.3.4 ASSERT（断言）语句71

3.3.5 NULL（空操作）语句71

3.4 并行语句71

3.4.1 PROCESS（进程）语句72

3.4.2 块语句73

3.4.3 并行信号赋值语句74

3.4.4 子程序和并行过程调用语句76

3.4.5 元件例化（COMPONENT）语句78

3.4.6 生成语句80

3.5 VHDL的库和程序包82

3.5.1 VHDL库82

3.5.2 VHDL程序包83

3.6 VHDL设计流程84

3.6.1 编辑VHDL源程序84

3.6.2 设计8位计数显示译码电路顶层文件86

3.6.3 编译顶层设计文件87

3.6.4 仿真顶层设计文件87

3.6.5 下载顶层设计文件88

3.7 VHDL仿真88

3.7.1 VHDL仿真支持语句88

3.7.2 VHDL测试平台软件的设计90

本章小结94

思考题和习题94

第4章 Verilog HDL97

4.1 Verilog HDL设计模块的基本结构97

4.1.1 模块端口定义97

4.1.2 模块内容98

4.2 Verilog HDL的词法100

4.2.1 空白符和注释100

4.2.2 常数100

4.2.3 字符串101

4.2.4 关键词101

4.2.5 标识符101

4.2.6 操作符101

4.2.7 Verilog HDL数据对象105

4.3 Verilog HDL的语句107

4.3.1 赋值语句107

4.3.2 条件语句108

4.3.3 循环语句111

4.3.4 结构声明语句113

4.3.5 语句的顺序执行与并行执行116

4.4 不同抽象级别的Verilog HDL模型117

4.4.1 Verilog HDL的门级描述118

4.4.2 Verilog HDL的行为级描述118

4.4.3 用结构描述实现电路系统设计120

4.5 Verilog HDL设计流程122

4.5.1 编辑Verilog HDL源程序122

4.5.2 设计BCD加法器电路顶层文件124

4.5.3 编译顶层设计文件125

4.5.4 仿真顶层设计文件125

4.5.5 下载顶层设计文件125

4.6 Verilog HDL仿真125

4.6.1 Verilog HDL仿真支持语句125

4.6.2 Verilog HDL测试平台软件的设计128

本章小结131

思考题和习题132

第5章 常用EDA工具软件134

5.1 ModelSim134

5.1.1 ModelSim的图形用户交互方式134

5.1.2 ModelSim的交互命令方式138

5.1.3 ModelSim的批处理工作方式140

5.1.4 ModelSim与Quartus II的接口141

5.2 Quartus II 9.0软件的使用方法142

5.2.1 Quartus II软件的安装142

5.2.2 Quartus II软件的主界面144

5.2.3 Quartus II的仿真方法145

5.2.4 Quartus II宏功能模块的使用方法149

5.2.5 在Quartus II 9.0中使用ModelSim仿真151

5.3 基于Matlab/DSP Builder的DSP模块设计156

5.3.1 设计原理157

5.3.2 建立Matlab设计模型157

5.3.3 Matlab模型仿真162

5.3.4 Signal Compiler使用方法164

5.3.5 使用ModelSim仿真166

5.3.6 硬件实现与测试167

5.3.7 DSP Builder的层次设计169

5.4 Nios II嵌入式系统开发软件169

5.4.1 Nios II的硬件开发170

5.4.2 调整SDRAM地址177

5.4.3 生成NiosⅡ硬件系统177

5.4.4 Nios II系统的调试193

5.4.5 Nios II的常用组件与编程198

5.4.6 SOPC的应用206

5.5 Qsys系统集成软件216

5.5.1 Qsys的硬件开发216

5.5.2 Qsys系统的编译与下载220

5.5.3 Qsys系统的调试222

本章小结224

思考题和习题225

第6章 可编程逻辑器件226

6.1 PLD的基本原理226

6.1.1 PLD的分类226

6.1.2 阵列型PLD229

6.1.3 现场可编程门阵列FPGA232

6.1.4 基于查找表（LUT）的结构234

6.2 PLD的设计技术236

6.2.1 PLD的设计方法236

6.2.2 在系统可编程技术237

6.2.3 边界扫描技术240

6.3 PLD的编程与配置240

6.3.1 CPLD的ISP方式编程241

6.3.2 使用PC的并口配置FPGA241

6.4 Altera公司的PLD系列产品简介243

6.4.1 Altera高端Stratix FPGA系列243

6.4.2 Altera中端FPGA的Arria系列244

6.4.3 Mtera低成本FPGA的Cyclone系列245

6.4.4 Altera低成本CPLD的MAX系列245

6.4.5 Altera硬件拷贝HardCopy ASIC系列246

本章小结246

思考题和习题247

第7章 EDA技术的应用248

7.1 组合逻辑电路设计应用248

7.1.1 运算电路设计248

7.1.2 编码器设计249

7.1.3 译码器设计251

7.1.4 数据选择器设计253

7.1.5 数据比较器设计254

7.1.6 ROM的设计256

7.2 时序逻辑电路设计应用258

7.2.1 触发器设计258

7.2.2 锁存器设计260

7.2.3 移位寄存器设计261

7.2.4 计数器设计263

7.2.5 随机读写存储器RAM的设计265

7.3 基于EDA的数字系统设计267

7.3.1 计时器的设计267

7.3.2 万年历的设计271

7.3.3 8位十进制频率计设计275

本章小结281

思考题和习题282

附录A EDA6000实验开发系统284

A.1 EDA6000的特点284

A.2 EDA6000的使用方法285

A.2.1 EDA6000的硬件结构285

A.2.2 EDA6000软件平台的使用方法288

附录B Altera DE2开发板使用方法298

B.1 Altera DE2开发板的结构298

B.2 DE2开发板的实验模式与目标芯片的引脚连接298

B.3 DE2开发板实验的操作303

B.3.1 编辑303

B.3.2 编译306

B.3.3 仿真306

B.3.4 引脚锁定306

B.3.5 编程下载307

B.3.6 硬件验证308

B.4 DE2开发板的控制嵌板308

B.4.1 打开控制嵌板308

B.4.2 设备检测308

附录C Quartus II的宏函数和强函数310

C.1 宏函数310

C.2 强函数316

参考文献318