锁相环 PLL 电路设计与应用PDF|Epub|txt|kindle电子书版本网盘下载

锁相环 PLL 电路设计与应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 PLL工作原理与电路构成（PLL与频率合成技术简介）1

1.1 PLL电路的基本工作原理1

1.1.1 PLL电路的三大组成部分1

1.1.2 PLL的应用与频率合成器3

1.1.3 PLL电路各部分工作波形3

1.2　PLL电路以及频率合成器的构成4

1.2.1 输出为输入N倍频的方法4

1.2.2 输出为输入N/M倍频的方法（输入部分接入分频电路）5

1.2.3 输出为输入N/M倍频的方法（输出部分接入分频电路）5

1.2.4 输出为输入N×M倍频的方法（增设前置频率倍减器）6

1.2.6 PLL电路与DDS的组合方式7

1.2.5 PLL电路与外差电路的组合方式（输出为（fin×N）＋fL）7

1.3　PLL频率合成器的信号纯正度9

1.3.1 理想频率合成器的输出频谱（1根谱线）9

1.3.2 振幅调制的噪声（AM噪声）10

1.3.3 频率调制的噪声（FM噪声）12

1.3.4 FM噪声的影响14

1.4 PLL的其他应用16

1.4.1 数字数据恢复为时钟的情况16

【专栏】 dBc18

1.4.2 频率－电压转换电路（FM解调电路）19

1.4.3 电动机的转速控制电路19

【专栏】 PLL电路的发明者Bellescize20

A.1 PLL电路与运算放大器电路的异同21

附录A　PLL电路中负反馈的应用21

A.2 放大电路中学习的负反馈方式与特性23

第2章 PLL电路的传输特性（PLL电路的特性由环路滤波器决定）31

2.1 PLL电路传输特性的理解31

2.1.1 PLL电路各部分的传输特性31

2.1.2 简单例题（时钟的50倍频电路）33

2.1.3 传输特性的求法（除环路滤波器特性以外）35

【专栏】 仿真使用SPICE非常方便36

2.1.4 使用的环路滤波器的特性与PLL电路的传输特性37

2.1.5 PLL电路中施加负反馈的效果39

2.2　环路滤波器设计的基础知识41

2.2.1 RC低通滤波器的特性41

2.2.2 具有阶跃特性的RC低通滤波器43

2.2.3 多级RC滤波器中增益与相位之间关系44

2.2.4 普通的RC低通滤波器（使用滞后滤波器时环路特性不稳定）46

2.2.5　使PLL特性稳定的滞后超前滤波器47

第3章 PLL电路中环路滤波器的设计方法（无源／有源环路滤波器的设计实例与验证）51

3.1　无源环路滤波器的设计51

3.1.1 滞后超前滤波器的伯德图51

3.1.2 PLL电路与滞后超前滤波器组合的特性53

3.1.3 分频系数的改变情况56

3.1.4 根据规格化曲线图求出环路滤波器的常数（参照附录B）57

3.2 10～100kHz PLL频率合成器中环路滤波器的设计59

3.2.1 作为实验用频率合成器的概况59

3.2.3 时间常数小、M=-10dB、相位裕量为60°的设计61

3.2.2 频率合成器传输特性的求法（除环路滤波器以外）61

3.2.4 时间常数中等、M=-20dB、相位裕量为50°的设计64

3.2.5 时间常数大、M=-30dB、相位裕量为50°的设计66

3.2.6 试做的频率合成器的输出波形68

3.2.7　试做的频率合成器的输出频谱70

3.2.8 锁相速度72

3.3　有源环路滤波器75

3.3.1 有源环路滤波器75

3.3.2 2次有源环路滤波器的伯德图75

3.3.3　3次有源环路滤波器77

3.3.4 有源环路滤波器的噪声79

3.4.1 实际电路中设计的有源环路滤波器80

3.4 25～50MHz PLL频率合成器中环路滤波器的设计80

3.3.5 根据规格化曲线图求出有源环路滤波器常数的方法80

3.4.2 使用规格化曲线图求出环路滤波器的常数81

3.4.3 时间常数小、M=0dB、相位裕量为50°的设计85

3.4.4 时间常数中等、M=-10dB、相位裕量为50°的设计86

3.4.5 时间常数大、M=-20dB、相位裕量为50°的设计88

3.4.6 试做的频率合成器的输出波形89

3.4.7 试做的频率合成器的输出频谱90

3.4.8 锁相速度92

3.4.9　锁相速度的仿真94

【专栏】　用于测量频率变化形式的调制磁畴分析仪97

3.5 相位裕量不同时PLL电路的特性97

3.5.1 用作实验的50倍频电路98

3.5.3 相位裕量为40°的设计99

3.5.2 环路滤波器的设计99

3.5.4 相位裕量为50°的设计100

3.5.5 相位裕量为60°的设计100

3.5.6 频率特性的仿真101

3.5.7　输出波形的频谱103

3.5.8 锁相速度104

3.5.9 PLL电路最适用的相位裕量（40°～50°）105

第4章　4046与各种鉴相器（PLL电路中使用的重要器件的基础知识）109

4.1 PLL的重要器件4046109

4.1.1 PLL的入门器件109

4.1.2 4046的三种类型110

4.1.3 74HC4046片内三种鉴相器110

4.1.4 4046片内VCO的特性113

4.2　鉴相器的工作要点115

4.2.1 模拟鉴相器115

4.2.2 数字鉴相器118

4.2.3 相位频率型鉴相器120

4.2.4 4046中PC2型鉴相器123

4.2.5 死区124

4.2.6 电流输出型鉴相器126

4.2.7 高速鉴相器AD 9901127

第5章 电压控制振荡器VCO的电路（VCO要求的特性及各种振荡电路方式）131

5.1 VCO要求的性能131

5.1.1 VCO的概况131

5.1.4 输出噪声133

5.1.2 频率可变范围133

5.1.3 频率控制的线性133

5.1.5 输出波形的失真134

5.1.6 电源电压变化时的稳定度134

5.1.7 环境温度变化时的稳定度134

5.1.8 外界磁场与振动的影响135

5.2 由弛张振荡器构成的VCO135

5.2.1 函数发生器的基本工作原理135

5.2.2 由函数发生器构成的VCO138

5.2.3 函数发生器IC MAX038的应用139

5.3.1 反馈振荡器的基本工作原理142

5.3.2 反馈振荡器振荡稳定的方法142

5.3　反馈振荡器142

5.3.3 由RC构成的反馈振荡器143

5.3.4 状态可变VCO147

5.4 高频用LC振荡电路及其在VCO中的应用151

5.4.1 基本的哈脱莱／科耳皮兹振荡电路151

5.4.2 科耳皮兹的改进型克拉普振荡电路152

5.4.3 反耦合振荡电路153

5.4.4 由LC振荡器构成VCO时采用的变容二极管154

5.4.5 市售的LC振荡式VCO电路157

5.5 其他的VCO电路158

5.5.1 由振子构成的反馈振荡器158

5.5.2　延迟振荡器162

6.1.1 74HC191163

6.1　可编程分频器的基本器件（减计数器）163

第6章 可编程分频器的种类与工作原理（构成PLL频率合成器的数字电路）163

6.1.2 74HC40102/40103164

6.1.3 TC 9198165

6.2　前置频率倍减器168

6.2.1 前置频率倍减器IC168

6.2.2　脉冲吞没（Pulse Swallow）方式170

6.2.3 分数（Fractional）－N方式171

6.3 PLL用LSI172

6.3.1 PLL专用LSI的构成172

6.3.2 ADF4110/4111/4112/4113173

7.1.1 难以测试的环路增益177

7.1 负反馈电路中环路增益的测试177

第7章 PLL电路的测试与评价方法（无源／有源环路滤波器的环路增益）177

7.1.2 施加负反馈时原环路增益的测试178

7.1.3 负反馈环路测试的仿真180

7.1.4 实际注入的信号181

7.2　使用频率响应分析仪的测试方法183

7.2.1 负反馈环路特性的测试183

7.2.2 FRA与FFT分析仪的不同之处185

7.2.3 FRA与网络分析仪的不同之处185

7.3 PLL电路中环路增益的测试186

7.3.1 使用无源环路滤波器的PLL186

7.3.2 使用有源环路滤波器的PLL188

8.1.1 使用CMOS反相器电路进行的实验191

第8章 PLL特性改善技术（信号纯正度与锁相速度的提高技术）191

8.1　优质的电源191

8.1.2　使用晶体振荡电路进行的实验193

8.1.3 串联稳压器噪声特性的比较196

8.2　VCO控制电压特性的改善200

8.2.1 CD74HC4046内VCO线性的改善200

8.2.2 CD74HC4046片内VCO的频率变化范围的扩大204

8.3　VCO与鉴相器之间的干扰206

8.3.1 74HC4046中VCO与鉴相器同在的情况206

8.3.2 用1个74HC4046进行的实验207

8.3.3 使用2个74HC4046进行的实验（VCO和鉴相器在不同的封装中）209

8.4　鉴相器的死区210

8.4.1 用74HC4046进行死区影响的实验211

8.4.2 PC2与巴厘枚嘎模块VCO的组合使用213

8.4.3 4046中PC1与巴厘枚嘎模块VCO的组合使用217

8.4.4 74HCT9046与巴厘枚嘎模块VCO的组合使用220

8.5　锁相速度的改善221

8.5.1 用二极管切换环路滤波器常数的方法222

8.5.2 用模拟开关切换环路滤波器常数的方法224

8.5.3 用D-A转换器进行预置电压相加的方法226

第9章 实用的PLL频率合成器的设计与制作（环路滤波器的详细设计与实测特性）229

9.1　使用74HC4046的时钟频率合成器229

9.1.1 替代1Hz～10MHz晶体的频率合成器229

9.1.2 全部使用CMOS IC构成的频率合成器230

9.1.3 环路滤波器的设计233

9.1.4 输出波形235

9.1.5 频谱235

9.1.6 锁相速度238

9.2 使用TLC2933构成的脉冲频率合成器239

9.2.1 TLC29xx系列的概况239

9.2.2 时钟频率合成器电路239

9.2.3　环路滤波器的设计241

9.2.4 输出波形频谱的测试243

9.3　HF频率合成器245

9.3.1 HF频率合成器电路245

9.3.2 环路滤波器常数的计算248

9.3.3　频谱250

9.3.4 锁相速度252

9.4 40MHz频率基准信号用PLL255

9.4.1 40MHz频率基准信号用PLL电路255

9.4.2 环路滤波器的设计258

9.4.3　输出波形260

9.5 低失真的低频PLL电路261

9.5.1 低失真的低频PLL电路261

9.5.2 环路滤波器的设计264

9.5.3　输出波形的合成267

附录B　环路滤波器设计用规格化曲线图270

附图：各公司4046的振荡频率－控制电压特性270

参考文献282