片上系统设计思想与源代码分析PDF|Epub|txt|kindle电子书版本网盘下载

片上系统设计思想与源代码分析PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 片上系统概述1

1.1片上系统的基础知识1

1.1.1集成电路技术的发展1

1.1.2片上系统基本概念1

1.1.3集成电路设计方法的发展与进步2

1.1.4片上系统设计中的基本问题3

1.2片上系统DemoSoC3

1.2.1嵌入式控制器简介3

1.2.2片上系统DemoSoC的架构4

1.2.3片上系统DemoSoC的存储器映射6

1.2.4总线优先级7

1.2.5片上系统的代码更新与调试8

1.3本章小结8

第2章 开源嵌入式处理器9

2.1开源嵌入式处理器介绍9

2.1.1 OpenRISC 1000构架的主要特点9

2.1.2寻址模式10

2.1.3 bit位和byte字节次序11

2.1.4寄存器集11

2.1.5指令集及指令格式14

2.1.6例外模型23

2.1.7内存管理27

2.1.8高速缓存模型和高速缓存一致性29

2.1.9调试单元32

2.1.10执行计数单元32

2.1.11电源管理32

2.1.12可编程中断控制器33

2.1.13 Tick定时器33

2.2 OR120034

2.2.1 OR 1200的基本特点34

2.2.2 CPU／DSP核心35

2.2.3数据和指令高速缓存37

2.2.4数据与指令MMU39

2.2.5可编程的中断控制器41

2.2.6 Tick定时器41

2.2.7电源管理支持42

2.2.8调试单元42

2.2.9时钟与复位43

2.2.10 WISHBONE接口43

2.3 OR 1200核心寄存器43

2.4 OR1200的端口44

2.5 OR1200核心硬件配置47

2.6本章小结48

第3章 片上总线49

3.1片上总线技术综述49

3.2 WISHBONE片上总线的基本特点50

3.3接口信号定义51

3.4 WISHBONE支持的互联类型53

3.5 WISHBONE总线周期54

3.5.1通用操作54

3.5.2单次读／写周期56

3.5.3块读周期57

3.5.4块写周期58

3.5.5 RMW操作60

3.5.6数据组织61

3.6 WISHBONE寄存反馈总线周期61

3.6.1周期的同步与异步结束方式比较61

3.6.2 WISHBONE寄存反馈周期结束方式63

3.6.3突发结束63

3.6.4地址不变突发64

3.6.5地址增加突发65

3.7 WISHBONE规范对IP文档的要求67

3.8 WISHBONE从设备接口示例67

3.8.1一个8比特从设备67

3.8.2一个32比特RTL级随机数生成器从设备68

3.9 WISHBONE对RAM／ROM的支持70

3.9.1 WISHBONE与RAM和ROM的互联70

3.9.2 WISHBONE兼容的RAM和Flash仿真模型71

3.10 WISHBONE点到点连接示例72

3.11 WISHBONE共享总线连接示例73

3.12地址译码75

3.13仲裁器的设计76

3.14本章小结77

第4章 NandFlash控制器78

4.1闪存技术概述78

4.2 NandFlash器件原理80

4.2.1 NandFlash存储单元组织80

4.2.2 NandFlash坏块与坏块管理81

4.3 NandFlash器件的操作82

4.3.1页读操作82

4.3.2读ID操作82

4.3.3页写操作83

4.3.4块擦除操作83

4.4 NandFlash控制器的设计84

4.4.1 NandFlash控制器的方框图84

4.4.2 NandFlash控制器的前向纠错原理85

4.5 NandFlash控制器源代码分析86

4.5.1输入输出信号86

4.5.2寄存器定义86

4.5.3源代码分析87

4.6 NandFlash控制器的验证92

4.6.1读ID92

4.6.2块擦除93

4.6.3写操作94

4.6.4读操作95

4.7本章小结97

第5章 SDRAM控制器98

5.1 SDRAM器件介绍98

5.1.1 SDRAM存储单元的工作原理98

5.1.2 SDRAM的结构99

5.1.3内存条100

5.1.4 SDRAM的预充电100

5.1.5 SDRAM的刷新100

5.1.6 SDRAM的模式设置寄存器101

5.1.7 SDRAM的输入输出信号102

5.1.8 SDRAM的基本读写操作102

5.1.9 SDRAM的初始化103

5.2 SDRAM控制器功能描述103

5.3 SDRAM控制器源代码分析103

5.3.1 SDRAM控制器源代码列表103

5.3.2 SDRAM初始化和WISHBONE从设备接口103

5.3.3 SDRAM操作主状态机108

5.3.4 SDRAM控制器顶层模块110

5.4 SDRAM控制器的验证111

5.5 SDRAM控制器未来改进111

5.6本章小结111

第6章 IIS音频控制器112

6.1音频复制技术112

6.1.1单声道112

6.1.2立体声112

6.1.3四声道环绕112

6.1.4 5.1声道113

6.1.5定位音效113

6.1.6环境音效113

6.2音频系统构成113

6.3数字音频接口114

6.3.1 AC97114

6.3.2 S／PDIF115

6.3.3 IIS116

6.4音频编解码芯片117

6.5 IIS接口控制器设计与源代码分析119

6.5.1 IIS控制器框图119

6.5.2功能描述119

6.5.3接口信号120

6.5.4典型速率120

6.5.5 IIS总线接口寄存器120

6.5.6设计文件列表123

6.5.7源代码分析123

6.6应用示例129

6.7本章小结129

第7章 LCD控制器130

7.1 LCD技术介绍130

7.1.1单色液晶显示器的原理130

7.1.2彩色LCD显示器的工作原理131

7.1.3 LCD分类131

7.2 RGB接口LCD132

7.2.1 RGB接口LCD屏幕刷新132

7.2.2 RGB接口LCD背光133

7.2.3 RGB接口LCD初始化134

7.3 RGB接口LCD控制器134

7.3.1 RGB接口LCD控制器框图134

7.3.2寄存器定义135

7.3.3 RGB接口LCD控制器设计文件列表135

7.3.4 RGB接口LCD控制器WISHBONE从设备接口136

7.3.5 RGB接口LCD控制器WISHBONE主设备接口137

7.3.6 LCD控制接口138

7.3.7 LCD初始化接口139

7.3.8 LCD控制器像素缓存FIFO142

7.3.9 LCD控制器顶层模块143

7.3.10 RGB接口LCD控制器的FPGA验证143

7.3.11 RGB接口LCD控制器的改进143

7.4 MCU接口LCD控制器144

7.4.1 MCU接口LCD控制器介绍144

7.4.2 MCU接口LCD控制器源代码分析147

7.4.3 MCU接口LCD控制器的验证150

7.5本章小结150

第8章 DMA控制器与总线桥151

8.1 DMA和总线桥概述151

8.2 DMA和总线桥的设计原理152

8.2.1基本操作152

8.2.2硬件握手152

8.2.3链表描述符153

8.2.4循环缓冲（Circular buffers）154

8.2.5 FIFO模式154

8.2.6总线桥模式154

8.2.7强制下一描述符154

8.2.8重启DMA操作155

8.3寄存器定义155

8.3.1 DMA和总线桥寄存器概述155

8.3.2主配置和状态寄存器156

8.3.3中断掩码寄存器156

8.3.4中断源寄存器156

8.3.5通道控制和状态寄存器156

8.3.6通道传输尺寸寄存器157

8.3.7通道地址寄存器158

8.3.8通道地址掩码寄存器158

8.3.9链表描述符指针寄存器158

8.3.10软件指针寄存器158

8.4 DMA和总线桥源代码分析159

8.4.1 DMA和总线桥源代码组织159

8.4.2 DMA和总线桥顶层设计159

8.4.3 DMA通道选择模块160

8.4.4 DMA和总线桥的寄存器167

8.4.5 DMA引擎174

8.4.6 WISHBONE接口顶层设计179

8.4.7 WISHBONE从设备接口179

8.4.8 WISHBONE主设备接口180

8.4.9在DemoSoC中使用的DMA和总线桥181

8.5 DMA和总线桥的验证181

8.5.1接口0到接口0的DMA，硬件握手模式181

8.5.2接口1到接口0的DMA，非硬件握手模式182

8.6本章小结183

第9章 USB控制器184

9.1 USB基础184

9.1.1 USB物理层基础184

9.1.2包定义185

9.1.3传输类型186

9.1.4传输事务186

9.1.5接口与端点187

9.2 USB主机和设备端控制器IP设计原理187

9.2.1主要特点187

9.2.2应用环境189

9.2.3寄存器定义190

9.2.4时钟和IO端口198

9.2.5 RTL源代码结构199

9.3 USB主机和设备端控制器LP的验证199

9.3.1 USB设备枚举过程的验证199

9.3.2 USB设备枚举固件201

9.3.3 USB设备驱动程序203

9.4本章小结207

第10章 PCI主设备桥208

10.1概述208

10.1.1 PCI概述208

10.1.2 PCI主设备桥概述209

10.1.3所设计的PCI主设备桥的特点209

10.2 PCI管脚210

10.3 PCI Host总体设计210

10.3.1 WISHBONE从设备单元211

10.3.2时钟域211

10.3.3地址空间映像及地址翻译212

10.4寄存器定义213

10.4.1寄存器列表与描述213

10.4.2 PCI配置空间寄存器214

10.4.3 PCI映像控制和状态寄存器216

10.4.4 WISHBONE控制和状态寄存器217

10.4.5差错报告寄存器218

10.4.6配置周期生成寄存器219

10.4.7中断状态与控制寄存器219

10.5 PCI主设备桥初始化220

10.6管脚和信号定义220

10.6.1 PCI接口220

10.6.2 WISHBONE系统接口221

10.6.3 WISHBONE从设备接口221

10.6.4 WISHBONE主设备接口221

10.7 PCI Host相关操作222

10.7.1生成配置周期222

10.7.2 WISHBONE到PCI的写周期223

10.7.3 WISHBONE到PCI的读周期224

10.8读取RTL8139的Vendor ID和Device ID226

10.8.1 RTL8139简介226

10.8.2读取配置寄存器的简要步骤226

10.8.3相关代码226

10.9本章小结228

第11章 PS／2接口229

11.1 PS／2接口电气特性229

11.2 PS／2接口协议229

11.2.1概述229

11.2.2设备到主机的通信过程231

11.2.3主机到设备的通信过程231

11.3 PS／2鼠标原理232

11.4键盘原理234

11.5 PS／2控制器设计和源代码分析236

11.5.1 PS／2控制器框图236

11.5.2 PS／2控制器寄存器定义236

11.5.3 PS／2控制器源代码文件列表238

11.5.4 PS／2时钟去抖模块239

11.5.5发送模块239

11.5.6接收模块241

11.5.7寄存器和控制模块243

11.5.8发送和接收FIFO模块245

11.6 PS／2接口控制器的验证245

11.7本章小结247

第12章 SPI接口248

12.1 SPI简介248

12.2 SPI控制器设计249

12.2.1功能概述249

12.2.2内部架构249

12.2.3 SPI操作250

12.2.4 SPI寄存器定义251

12.2.5 SPI引脚定义254

12.3 SPI控制器源代码分析254

12.4本章小结257

第13章 UART控制器258

13.1串口原理258

13.1.1串口标准258

13.1.2串口电气特性258

13.1.3串口逻辑特性259

13.1.4串口线260

13.2 UART控制器设计原理260

13.2.1 UART16550260

13.2.2发送和接收模块261

13.2.3波特率自动探测261

13.2.4 UART控制器支持DMA262

13.3 UART接口控制器源代码分析262

13.3.1结构框图262

13.3.2设计文件列表262

13.3.3寄存器定义263

13.3.4发送模块264

13.3.5接收模块265

13.3.6 WISHBONE接口模块266

13.3.7发送和接收FIFO267

13.3.8 顶层模块267

13.4本章小结268

第14章 IIC接口269

14.1 IIC简介269

14.2 IIC控制器设计272

14.2.1功能概要272

14.2.2内部架构272

14.2.3 IIC操作273

14.2.4 IIC寄存器定义274

14.2.5 IIC引脚定义277

14.3 IIC控制器源代码分析279

14.4通过IIC接口读写DS3231的计时寄存器282

14.4.1 DS3231简介282

14.4.2 DS3231寄存器定义282

14.4.3读写操作和相关代码分析283

14.5本章小结287

第15章 定时器、看门狗和PWM288

15.1定时器288

15.2看门狗288

15.3脉冲宽度调制289

15.4 PWM／定时器／计时器模块设计原理和源代码分析289

15.4.1时钟和复位289

15.4.2 PWM模式290

15.4.3定时器／计数器模式290

15.4.4门控特性290

15.4.5捕获特性290

15.4.6寄存器定义290

15.4.7输入输出信号292

15.4.8源代码分析292

15.5本章小结294

第16章 GPIO接口295

16.1 GPIO简介295

16.2 GPIO控制器设计295

16.2.1功能概要295

16.2.2内部架构296

16.2.3 GPIO操作296

16.2.4 GPIO寄存器定义297

16.2.5 GPIO引脚定义300

16.3 GPIO控制器源代码分析301

16.3.1配置参数301

16.3.2 GPIO主设计模块302

16.4本章小结308

第17章 JTAG调试接口309

17.1概述309

17.2 JTAG模块原理309

17.3设计文件列表310

17.4 JTAG调试接口的顶层模块311

17.4.1顶层模块的输入输出信号描述311

17.4.2 TAP控制器的状态机逻辑312

17.4.3 JTAG指令寄存器逻辑317

17.4.4链选择逻辑319

17.4.5 JTAG数据寄存器逻辑320

17.4.6扫描链寄存器读写逻辑323

17.5 Dbg_registers和Dbg_trace模块328

17.5.1 Dbg_registers的寄存器定义328

17.5.2 Dbg_registers模块源代码分析331

17.5.3 Dbg_trace模块源代码分析334

17.6 JTAG调试接口与处理器的连接338

17.7通过并口连接JTAG339

17.7.1并口原理339

17.7.2 JTAG连接线340

17.7.3计算机系统的并口驱动程序341

17.7.4 WISHBONE扫描链操作342

17.7.5读取IDCode342

17.8本章小结342

第18章 键盘扫描与键盘控制器344

18.1键盘概述344

18.2键盘控制器设计原理345

18.3键盘控制器源码分析346

18.3.1功能描述346

18.3.2输入／输出信号346

18.3.3键盘控制器接口寄存器346

18.3.4设计文件列表347

18.3.5设计源代码分析347

18.4键盘控制器的验证349

18.5简单键盘模块351

18.6本章小结351

第19章 处理器集成与TLM验证352

19.1 SoC架构设计352

19.2 SoC的处理器集成353

19.2.1 SoC的处理器集成过程353

19.2.2系统总线译码器353

19.2.3外设总线译码器353

19.2.4系统总线仲裁器354

19.2.5复位和时钟模块354

19.2.6顶层模块355

19.3 SoC的TLM验证362

19.3.1 SoC正在变得越来越复杂362

19.3.2 ESL设计和验证方法学364

19.3.3事务处理级建模——ESL的关键365

19.3.4设计和验证语言的新发展365

19.3.5片上系统的TLM建模367

19.3.6符合WISHBONE标准的总线事务处理适配接口367

19.3.7符合WISHBONE标准的总线事务处理适配器368

19.3.8软件的事务处理级行为370

19.3.9事务处理级处理器的顶层模块372

19.3.10包括了SystemC事务处理级模型Verilog代码的仿真373

19.4本章小结374

第20章 片上系统的FPGA验证375

20.1片上系统的FPGA验证概述375

20.2 FPGA的开发流程376

20.3 Altera Cyclone FPGA的架构与资源378

20.4 DEMOSOC到Altera FPGA的移植379

20.5片上系统的存储器系统的设计380

20.6处理器的启动过程382

20.7片上系统的板级验证与调试384

20.8 OpenRISC的Windows编译环境安装385

20.9 C代码和汇编源代码的编译385

20.10通过JTAG下载编译后的代码386

20.11串口操作实例387

20.12一个音乐播放的例子388

20.13一个显示图片的例子389

20.14一个显示时钟的例子392

20.15 一个USB中断处理的例子394

20.16本章小结396

第21章 片上系统技术发展展望397

21.1专用集成电路增长趋缓397

21.2 FPGA 22年改变产业观念居功至伟398

21.3软硬件设计走向碰撞399

21.4目前嵌入式系统项目1／2不能按时完成，1／3失败400

21.5异步电路木乃伊归来401

21.6片上网络403

21.7从CPU／DSP／ASIC／FPGA到统一计算403

21.8本章小结403

附录A SystemC基本语法（一）404

附录B SystemC基本语法（二）430

附录C ModelSim下仿真Verilog／SystemVerilog和SystemC设计455

附录D NandFlash控制器的验证462