数字逻辑与Verilog设计 第3版 英、汉PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑与Verilog设计 第3版 英、汉PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 数字硬件2

1.1.1 标准芯片4

1.1.2 可编程逻辑器件5

1.1.3 定制芯片5

1.2 设计过程6

1.3 计算机结构8

1.4 本书中的逻辑电路设计8

1.5 信息的数字表示11

1.5.1 二进制数12

1.5.2 十进制和二进制系统之间的转换13

1.5.3 ASCII字符码14

1.5.4 数字和模拟信息16

1.6 理论和实践16

习题18

参考文献19

第2章 逻辑电路导论21

2.1 变量和函数22

2.2 反相25

2.3 真值表26

2.4 逻辑门和网络27

2.4.1 逻辑网络的分析29

2.5 布尔代数33

2.5.1 维恩图37

2.5.2 符号和术语42

2.5.3 操作的优先级43

2.6 用与、或和非门进行综合43

2.6.1 与或和或与形式48

2.7 与非和或非逻辑网络54

2.8 设计实例59

2.8.1 三路灯光控制59

2.8.2 多路选择器电路60

2.8.3 数字显示63

2.9 CAD 工具简介64

2.9.1 设计输入64

2.9.2 逻辑综合66

2.9.3 功能仿真67

2.9.4 物理设计67

2.9.5 时序仿真67

2.9.6 电路实现68

2.9.7 完整的设计流程68

2.10 Verilog简介68

2.10.1 逻辑电路的结构描述70

2.10.2 逻辑电路的行为描述72

2.10.3 层次化Verilog代码76

2.10.4 如何不写Verilog代码78

2.11 化简和卡诺图78

2.12 化简策略87

2.12.1 术语87

2.12.2 化简过程89

2.13 或与形式的最简91

2.14 不完全确定函数94

2.15 多输出电路96

2.16 小结101

2.17 问题求解案例101

习题111

参考文献120

第3章 数的表示和算术电路121

3.1 数位表示法122

3.1.1 无符号整数122

3.1.2 八进制数和十六进制数的表示123

3.2 无符号数的加法125

3.2.1 全加器的分解129

3.2.2 行波进位加法器129

3.2.3 设计实例130

3.3 有符号数132

3.3.1 负数133

3.3.2 加法和减法135

3.3.3 加法器和减法器单138

3.3.4 基数补码方案139

3.3.5 算术溢出143

3.3.6 性能问题145

3.4 快速加法器145

3.4.1 超前进位加法器146

3.5 用CAD 工具设计算术电路151

3.5.1 用原理图编辑工具设计算术电路151

3.5.2 用Verilog设计算术电路152

3.5.3 用向量信号155

3.5.4 用自动生成语句156

3.5.5 Verilog中的线网和变量158

3.5.6 算术赋值语句159

3.5.7 Verilog 中的模块层次化163

3.5.8 Verilog 中数的表示166

3.6 乘法167

3.6.1 无符号数的阵列乘法167

3.6.2 有符号数的乘法169

3.7 其他数的表示170

3.7.1 定点数170

3.7.2 浮点数172

3.7.3 二进制编码的十进制数表示174

3.8 问题求解案例178

习题184

参考文献188

第4章 组合电路构件块189

4.1 多路选择器190

4.1.1 用多路选择器进行逻辑函数综合193

4.1.2 用香农展开进行多路选择器综合196

4.2 译码器201

4.2.1 多路分解器203

4.3 编码器205

4.3.1 二进制编码器205

4.3.2 优先编码器205

4.4 码制转换器208

4.5 算术比较电路208

4.6 用Verilog表示组合电路210

4.6.1 条件操作符210

4.6.2 if-else语句212

4.6.3 case语句215

4.6.4 for循环语句221

4.6.5 Verilog操作符223

4.6.6 生成结构228

4.6.7 任务和函数229

4.7 小结232

4.8 问题求解案例233

习题243

参考文献246

第5章 触发器、寄存器和计数器247

5.1 基本锁存器249

5.2 门控SR锁存器251

5.2.1 用与非门实现的门控SR锁存器253

5.3 门控D锁存器253

5.3.1 传输延时的影响255

5.4 边沿触发的D触发器256

5.4.1 主从D触发器256

5.4.2 其他类型的边沿触发的D触发器258

5.4.3 带清零和置位的D触发器260

5.4.4 触发器的时间参数263

5.5 T触发器263

5.6 JK触发器264

5.7 术语小结266

5.8 寄存器267

5.8.1 移位寄存器267

5.8.2 并行存取的移位寄存器267

5.9 计数器269

5.9.1 异步计数器269

5.9.2 同步计数器272

5.9.3 可并行置数的计数器276

5.10 同步复位278

5.11 其他类型的计数器280

5.11.1 BCD十数器280

5.11.2 环形计数器280

5.11.3 约翰森（Johnson）计数器283

5.11.4 计数器设计小结283

5.12 CAD 工具中存储单元的使用284

5.12.1 在原理图中加入存储单元284

5.12.2 用Verilog代码实现存储单元285

5.12.3 阻塞和非阻塞赋值288

5.12.4 组合电路的非阻塞赋值293

5.12.5 具有清零功能的触发器293

5.13 用Verilog代码实现寄存器和计数器295

5.13.1 具有使能输入的触发器和寄存器300

5.13.2 具有使能输入的移位寄存器302

5.14 设计案例302

5.14.1 反应计时器302

5.14.2 寄存器传输级（RTL）代码309

5.15 触发器电路的时序分析310

5.15.1 有时钟漂移的时序分析312

5.16 小结314

5.17 问题求解案例315

习题321

参考文献329

第6章 同步时序电路331

6.1 基本设计步骤333

6.1.1 状态图333

6.1.2 状态表335

6.1.3 状态分配336

6.1.4 触发器的选择以及次态和输出表达式的推导337

6.1.5 时序图339

6.1.6 设计步骤小结340

6.2 状态分配问题344

6.2.1 单热编码347

6.3 米利状态模型349

6.4 用CAD工具设计有限状态机354

6.4.1 摩尔型有限状态机的Verilog代码355

6.4.2 Verilog代码的综合356

6.4.3 仿真和测试该电路358

6.4.4 另一种风格的Verilog 代码359

6.4.5 用CAD工具的设计步骤小结360

6.4.6 在Verilog代码中进行状态分配361

6.4.7 用Verilog代码来描述米利有限状态机363

6.5 串行加法器举例363

6.5.1 串行加法器的米利型有限状态机364

6.5.2 串行加法器的摩尔型有限状态机367

6.5.3 串行加法器的Verilog 代码370

6.6 状态化简372

6.6.1 化简过程的划分374

6.6.2 不完全确定的有限状态机381

6.7 用时序电路方法设计计数器383

6.7.1 模8计数器的状态图和状态表383

6.7.2 状态分配384

6.7.3 用D触发器实现385

6.7.4 用JK触发器实现386

6.7.5 案例——一个不一样的计数器390

6.8 用作仲裁器电路的有限状态机393

6.9 同步时序电路分析397

6.10 算法状态机（ASM）图401

6.11 时序电路的形式化模型405

6.12 小结407

6.13 问题求解案例407

习题416

参考文献420

第7章 数字系统设计421

7.1 总线结构422

7.1.1 用三态驱动器实现总线422

7.1.2 用多路选择器实现总线424

7.1.3 总线结构的Verilog代码描述426

7.2 简单处理器429

7.3 位计数电路441

7.4 移位相加实现的乘法器446

7.5 除法器455

7.6 算术平均466

7.7 排序操作470

7.8 时钟同步和时序问题478

7.8.1 时钟偏差478

7.8.2 触发器的时序参数481

7.8.3 触发器的异步输入482

7.8.4 开关抖动483

7.9 小结485

习题485

参考文献489

第8章 逻辑函数的优化实现491

8.1 多级综合492

8.1.1 提取公因子493

8.1.2 函数分解496

8.1.3 多级与非和或非电路502

8.2 多级电路的分析504

8.3 逻辑函数的替代表示510

8.3.1 立方体表示510

8.3.2 二进制决策图514

8.4 基于立方体表示的优化技术520

8.4.1 化简的列表法521

8.4.2 立方体化简技术529

8.4.3 实际问题考虑536

8.5 小结537

8.6 问题求解案例537

习题546

参考文献549

第9章 异步时序电路551

9.1 异步行为552

9.2 异步电路分析556

9.3 异步电路综合564

9.4 状态化简577

9.5 状态分配592

9.5.1 转移图595

9.5.2 未指定次态项的利用598

9.5.3 用附加状态进行的状态分配602

9.5.4 单热状态分配607

9.6 冒险608

9.6.1 静态冒险609

9.6.2 动态冒险613

9.6.3 冒险的意义614

9.7 一个完整的设计实例616

9.7.1 自动售货机控制器616

9.8 小结621

9.9 问题求解案例623

习题631

参考文献635

第10章 计算机辅助设计工具637

10.1 综合638

10.1.1 网表生成638

10.1.2 门优化638

10.1.3 技术映射640

10.2 物理设计644

10.2.1 布局646

10.2.2 布线647

10.2.3 静态时序分析648

10.3 小结650

参考文献651

第11章 逻辑电路测试653

11.1 故障模型654

11.1.1 固滞模型654

11.1.2 单个和多个故障655

11.1.3 CMOS电路655

11.2 测试集的复杂度655

11.3 路径的敏感化657

11.3.1 特殊故障的检测659

11.4 树状结构电路661

11.5 随机测试662

11.6 时序电路测试665

11.6.1 可测试设计665

11.7 内建自测试669

11.7.1 内建逻辑块观察器673

11.7.2 签字分析675

11.7.3 边界扫描676

11.8 印制电路板676

11.8.1 PCB测试678

11.8.2 测试仪器679

11.9 小结680

习题680

参考文献683

附录A 数的表示和算术电路685

A.1 Verilog代码中的文档686

A.2 空白符686

A.3 Verilog代码中的信号686

A.4 标识符687

A.5 信号值、数值和参数687

A.5.1 参数688

A.6 线网和变量类型688

A.6.1 线网688

A.6.2 变量689

A.6.3 存储器690

A.7 操作符690

A.8 Verilog模块692

A.9 门实例化694

A.10 并行语句696

A.10.1 连续赋值696

A.10.2 使用参数697

A.11 过程语句698

A.11.1 Always和Initial块698

A.11.2 if-else语句700

A.11.3 语句顺序701

A.11.4 case语句702

A.11.5 Casez和Casex语句703

A.11.6 Loop语句704

A.11.7 组合电路的阻塞和非阻塞赋值对比708

A.12 使用子电路709

A.12.1 子电路参数710

A.12.2 生成能力712

A.13 函数和任务713

A.14 时序电路716

A.14.1 门控D锁存器717

A.14.2 D触发器717

A.14.3 带复位的触发器718

A.14.4 寄存器718

A.14.5 移位寄存器720

A.14.6 计数器721

A.14.7 时序电路实例722

A.14.8 摩尔型有限状态机723

A.14.9 米利型有限状态机724

A.15 编写Verilog代码的原则725

A.16 小结731

参考文献731

附录B 实现技术733

B.1 晶体管开关734

B.2 NMOS逻辑门736

B.3 CMOS逻辑门739

B.3.1 逻辑门电路的速度746

B.4 负逻辑系统747

B.5 标准芯片749

B.5.1 7400系列标准芯片749

B.6 可编程逻辑器件753

B.6.1 可编程逻辑阵列（PLA）754

B.6.2 可编程阵列逻辑（PAL）757

B.6.3 PLA和PAL的编程759

B.6.4 复杂可编程逻辑阵列（CPLDs）761

B.6.5 现场可编程门阵列764

B.7 定制芯片、标准单元和门阵列769

B.8 实践方面771

B.8.1 MOSFET工艺和行为771

B.8.2 MOSFET导通电阻775

B.8.3 逻辑门中的电平值776

B.8.4 噪声容限778

B.8.5 逻辑门的动态特性779

B.8.6 逻辑门的功耗782

B.8.7 通过晶体管开关传输1和0784

B.8.8 传输门786

B.8.9 逻辑门的扇入和扇出788

B.8.10 三态驱动器792

B.9 静态随机存取存储器（SRAM）794

B.9.1 PLD中的SRAM块797

B.10 SPLD、CPLD和FPGA的实现细节797

B.10.1 FPGA实现804

B.11 小结806

B.12 问题求解案例807

习题814

参考文献823

习题答案825

索引839