图书介绍
VHDL与可编程逻辑器件应用PDF|Epub|txt|kindle电子书版本网盘下载
- 孙延鹏，张芝贤，尹常永编著 著
- 出版社： 北京：航空工业出版社
- ISBN：7801837517
- 出版时间：2006
- 标注页数：251页
- 文件大小：24MB
- 文件页数：261页
- 主题词：硬件描述语言，VHDL－程序设计；可编程序逻辑器件－系统设计
PDF下载
下载说明
VHDL与可编程逻辑器件应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
1.1 可编程ASIC综述1
第1章 概述1
1.2 电子设计自动化技术3
1.2.1 EDA技术的发展史3
1.2.2 EDA技术的主要内容4
1.2.3 可编程逻辑器件和现场可编程门阵列4
1.2.4 软件开发工具5
1.2.5 输入方式5
1.2.6 相关厂商概述6
1.3 数字系统的设计方法7
1.3.1 自顶向下的设计方法7
1.4 EDA技术的发展趋势8
1.4.1 可编程器件的发展趋势8
1.3.2 数字系统设计的一般步骤8
1.4.2 软件开发工具的发展趋势9
1.4.3 输入方式发展趋势10
第2章 常用数字电路设计方法11
2.1 组合逻辑电路设计的一般方法11
2.2 时序逻辑电路设计的一般方法12
第3章 FPGA/CPLD结构17
3.1 可编程逻辑器件的基本结构及分类18
3.1.1 概述18
3.1.2 基本结构及分类18
3.2 通用阵列逻辑（GAL）器件23
3.2.1 GAL器件基本结构23
3.2.2 常用GAL器件介绍26
3.2.3 应用GAL器件的设计29
3.3 复杂可编程逻辑器件（CPLD）30
3.3.2 Altera公司的CPLD特点31
3.3.1 CPLD的基本结构31
3.3.3 Lattice公司的CPLD特点36
3.4 现场可编程门阵列（FPGA）42
3.4.1 Altera公司的FPGA的结构特点42
3.4.2 Xilinx公司的FPGA的结构特点55
第4章 VHDL基础61
4.1 VHDL概述61
4.1.1 VHDL的起源61
4.1.2 VHDL的特点61
4.2 VHDL的基本结构61
4.2.1 实体（ENTITY）63
4.2.2 结构体（ARCHITECTURE）64
4.2.3 库（LIBRARY）66
4.2.4 程序包（PACKAGE）68
4.2.5 配置（CONFIGURATION）70
4.3 VHDL的数据及文字规则71
4.3.1 VHDL文字规则72
4.3.2 VHDL数据对象（DATA OBJECTS）74
4.3.3 VHDL数据类型（DATA TYPES）76
4.3.4 VHDL类型转换83
4.4 VHDL操作符（OPERATORS）86
4.4.1 操作符种类86
4.4.2 操作符的优先级87
4.4.3 逻辑操作符（Logical Operator）87
4.4.4 关系操作符（Relational Operator）88
4.4.5 算术操作符（Arithmetic Operator）88
4.5 VHDL顺序语句（Sequential Statements）90
4.5.1 赋值语句90
4.5.2 流程控制语句92
4.5.3 WAIT等待语句96
4.5.4 子程序调用语句98
4.5.5 返回语句（RETURN）99
4.5.6 空操作语句（NULL）100
4.5.7 其他顺序语句100
4.6 VHDL并行语句（Concurrent Statements）102
4.6.1 块语句（Block Statements）103
4.6.2 进程语句（Process Statements）105
4.6.3 并行过程调用语句（Concurrent Procedure Calls）108
4.6.4 并行信号赋值语句（Concurrent Signal Assignments）109
4.6.5 元件例化语句（Component Instantiations）112
4.6.6 生成语句（Generate Statements）114
4.7 有限状态机的设计115
4.7.1 一般有限状态机的设计117
4.7.2 Moore型有限状态机的设计118
4.7.3 Mealy型有限状态机的设计120
第5章 开发软件应用122
5.1 MAX+plus Ⅱ简介122
5.2 MAX+plus Ⅱ软件安装123
5.3 MAX+plus Ⅱ应用124
5.3.1 MAX+plus Ⅱ下的VHDL实例125
5.3.2 利用库快速生成功能模块文件135
5.4 ispLEVER简介142
5.5 ispLEVER开发工具的原理图输入143
5.6 ispLEVER工具中用VHDL和Verilog HDL输入的设计方法148
第6章 Altera公司FPGA的配置153
6.1 Altera公司的ByteBlasterMV并行下载电缆153
6.2 使用ByteBlasterMV时的两种配置模式156
6.3 采用Altera公司配置芯片进行配置158
第7章 CPLD/FPGA设计实践161
7.1 常用数字电路模块的描述161
7.1.1 “非”门电路设计161
7.1.2 其他基本门电路设计162
7.2.1 D触发器的设计163
7.2 基本时序逻辑电路的VHDL描述163
7.2.2 T触发器的设计164
7.2.3 JK触发器的设计165
7.2.4 移位寄存器的设计166
7.2.5 分频电路的设计167
7.3 常用算法VHDL实现168
7.3.1 流水线加法器的设计168
7.3.2 8位乘法器的设计171
7.4 数字滤波器的FPGA实现172
7.4.1 4抽头直接FIR滤波器的设计172
7.4.2 IIR数字滤波器的设计174
7.5 A/D采样控制器的设计179
7.6 二进制频移键控（FSK）调制与解调的VHDL实现182
7.6.1 FSK调制的VHDL实现182
7.6.2 FSK解调的VHDL实现184
7.7 正弦波信号发生器的设计186
7.8 图像序列累加器的FPGA设计192
第8章 实验指导194
8.1 3线—8线译码器实验194
8.2 BCD-7段显示译码器实验196
8.3 计数器实验198
8.4 模拟74LS160计数器实验202
8.5 交通灯控制器204
8.6 乒乓球游戏机208
8.7 扫描数码显示器210
8.8 数字频率计的设计213
8.9 数字钟216
8.10 正弦信号发生器233
附录 SH-EDA实验系统简介239
参考文献251