图书介绍
数字集成电路与EDA设计基础教程PDF|Epub|txt|kindle电子书版本网盘下载
- 陶佰睿，李静辉，苗凤娟，马丽主编 著
- 出版社： 哈尔滨：哈尔滨工程大学出版社
- ISBN：9787566104090
- 出版时间：2012
- 标注页数：238页
- 文件大小：34MB
- 文件页数：244页
- 主题词：数字集成电路－电路设计－计算机辅助设计－高等学校－教材
PDF下载
下载说明
数字集成电路与EDA设计基础教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 绪论1
1.1 EDA技术概述1
1.2数字IC的EDA设计流程3
1.3硬件描述语言6
1.4 Verilog HDL的主要功能8
1.5 Verilog HDL的设计方法9
1.6可编程器件概述11
第2章Verilog HDL基础知识13
2.1模块的基本结构及其描述方式13
2.2 Verilog HDL设计流程23
2.3 Verilog HDL语法23
2.4数据类型28
2.5运算符34
2.6系统任务与系统函数43
2.7编译预处理49
第3章Verilog HDL行为建模55
3.1模块的行为描述55
3.2赋值语句56
3.3语句块57
3.4条件语句60
3.5循环语句64
3.6过程说明语句68
3.7时间控制71
3.8过程连续赋值语句89
3.9任务和函数说明语句94
3.10行为建模实例99
第4章Verilog HDL数据流建模102
4.1连续赋值语句102
4.2数据流建模具体实例106
第5章Verilog HDL结构建模108
5.1模块定义结构108
5.2模块端口108
5.3实例化语句109
5.4结构化建模具体实例112
第6章 数字IC单元设计举例114
6.1基于Verilog HDL组合逻辑电路设计114
6.2基于Verilog HDL时序逻辑电路设计126
6.3基于Verilog HDL移位寄存器设计131
6.4基于Verilog HDL数字模块设计135
6.5利用有限状态机进行复杂时序逻辑的设计137
6.6利用状态机的嵌套实现层次结构化设计140
6.7通过模块之间的调用实现自顶向下的设计144
第7章 程序验证149
7.1测试验证程序的编写149
7.2波形产生149
7.3测试验证程序实例154
7.4从文本文件中读取向量157
7.5向文本文件中写入向量159
7.6时序检测器160
第8章 综合设计实例162
8.1有限状态机的概念及其设计实例162
8.2 RISC中央处理单元（CPU）的顶层设计168
第9章FPGA设计实例178
9.1 Altera DE2开发板的结构178
9.2 Altera DE2开发板接口定义180
9.3 FPGA芯片配置180
9.4基于DE2开发板交通灯设计案例182
附录A Verilog HDL设计规范198
附录B Active HDL202
附录C Quartus Ⅱ213
附录D Modelsim231
参考文献238