数字电子技术PDF|Epub|txt|kindle电子书版本网盘下载

数字电子技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　概述1

1.1　数字量与模拟量1

1.2　数制系统和编码2

1.2.1　数制系统2

1.2.2　数制转换4

1.2.3　编码5

1.3　算术运算、逻辑运算和关系运算8

1.3.1　算术运算8

1.3.2　逻辑运算8

1.3.3　关系运算8

1.4　数字器件9

1.5　并行传输和串行传输9

1.6　高、低电平／正、负逻辑10

1.7　EDA开发平台及设计流程10

1.7.1　EDA开发平台10

1.7.2　EDA设计流程11

小结12

检测题12

习题13

第2章　逻辑代数与逻辑化简15

2.1　逻辑代数的公式和定理15

2.1.1　基本公式16

2.1.2　常用公式17

2.1.3　基本定理18

2.2　逻辑函数及其表示方法19

2.2.1　逻辑函数19

2.2.2　逻辑函数的表示方法19

2.2.3　逻辑函数的两种标准形式20

2.2.4　逻辑函数的卡诺图表示法23

2.2.5　逻辑函数的各种表示法之间的相互转换24

2.3　逻辑函数化简25

2.3.1　逻辑函数的公式法化简26

2.3.2　逻辑函数的卡诺图法化简28

2.3.3　具有无关项的逻辑函数化简30

2.3.4　逻辑函数的其他最简表达形式的化简32

小结33

检测题34

习题35

第3章　常用半导体器件的工作原理和开关特性39

3.1　半导体基础知识39

3.1.1　本征半导体40

3.1.2　杂质半导体40

3.1.3　PN结41

3.2　半导体二极管43

3.2.1　二极管的结构与类型43

3.2.2　二极管的伏安特性43

3.2.3　二极管的主要参数44

3.2.4　二极管的应用44

3.2.5　半导体二极管的开关特性45

3.3　双极型晶体管47

3.3.1　双极型晶体管的结构与类型47

3.3.2　晶体管的电流放大作用48

3.3.3　晶体管的特性曲线50

3.3.4　晶体管的主要参数51

3.3.5　温度对晶体管的特性及参数影响53

3.3.6　双极型晶体管的开关特性53

3.4　场效应晶体管54

3.4.1　结型场效应晶体管54

3.4.2　绝缘栅型场效应晶体管56

3.4.3　场效应晶体管的主要参数58

3.4.4　场效应晶体管与晶体管的比较59

3.4.5　场效应晶体管的开关特性59

小结60

检测题60

习题60

第4章　逻辑门电路62

4.1　基本逻辑门电路62

4.1.1　反相器62

4.1.2　与门和或门63

4.1.3　与非门和或非门64

4.1.4　异或门和同或门64

4.1.5　集成门电路概述65

4.2　半导体二极管门电路65

4.2.1　二极管与门65

4.2.2　二极管或门66

4.3　TTL门电路67

4.3.1　TTL反相器67

4.3.2　其他类型TTL门电路74

4.3.3　TTL集成电路及其他双极型集成电路79

4.4 CMOS门电路81

4.4.1　CMOS反相器81

4.4.2　其他类型的CMOS门电路84

4.4.3　CMOS门电路的特点、主要系列及主要参数87

4.5 TTL电路和CMOS电路的正确使用及接口89

4.5.1 TTL电路和CMOS电路的正确使用89

4.5.2　TTL电路和CMOS电路的接口89

小结90

检测题91

习题92

第5章　组合逻辑电路97

5.1 概述97

5.2　组合逻辑电路的分析和设计方法98

5.2.1　组合逻辑电路的分析方法98

5.2.2　组合电路的设计方法99

5.3　编码器101

5.3.1　普通编码器101

5.3.2　优先编码器103

5.4　译码器107

5.4.1　变量译码器107

5.4.2　显示译码器111

5.5　加法器114

5.5.1　一位加法器114

5.5.2　多位加法器116

5.5.3　加法器的应用117

5.6　数据选择器118

5.7　数据分配器122

5.8　数值比较器123

5.9　组合逻辑电路中的竞争-冒险126

5.9.1　产生竞争-冒险的原因126

5.9.2　检查竞争-冒险的方法127

5.9.3　消除竞争-冒险现象的方法128

5.10 数字系统的EDA实现129

5.10.1　组合逻辑电路门级建模129

5.10.2　组合逻辑电路的建模方法130

小结132

检测题133

习题133

第6章　触发器136

6.1 概述136

6.2　基本RS触发器136

6.3　同步触发器139

6.3.1　同步RS触发器139

6.3.2　同步D触发器140

6.3.3 同步JK触发器141

6.3.4　同步T触发器和T′触发器142

6.3.5　同步触发器的特点142

6.4　主从触发器142

6.4.1　主从RS触发器143

6.4.2　主从JK触发器144

6.5　边沿触发器145

6.5.1　维持阻塞D触发器145

6.5.2　负边沿JK触发器147

6.5.3　主从CMOS边沿触发器148

6.6　触发器的脉冲工作特性149

6.6.1　主从JK触发器的脉冲工作特性149

6.6.2　维持阻塞D触发器的脉冲工作特性150

6.7　触发器逻辑功能的转换150

6.8 触发器的Verilog HDL实现151

6.8.1　时序逻辑电路的建模方法151

6.8.2　基于Verilog HDL的D触发器与JK触发器的设计153

小结154

检测题155

习题155

第7章　时序逻辑电路的分析与设计160

7.1　概述160

7.2　时序逻辑电路的分析方法161

7.2.1　时序逻辑电路的分析步骤162

7.2.2　同步时序逻辑电路的分析方法162

7.2.3　异步时序逻辑电路的分析方法166

7.3　时序逻辑电路的设计方法169

7.3.1　设计原则及步骤169

7.3.2　设计实例170

7.4　典型时序数字系统的EDA设计180

小结180

检测题181

习题181

第8章　常用时序逻辑功能器件184

8.1 寄存器184

8.1.1　数码寄存器184

8.1.2　移位寄存器185

8.1.3　74LS194A集成移位寄存器187

8.1.4　移位寄存器型环形计数器189

8.2　计数器192

8.2.1　同步计数器193

8.2.2　异步计数器203

8.2.3　用集成计数器构成N进制计数器207

8.2.4　组成序列信号发生器213

8.3 基于Verilog HDL语言的常用时序逻辑器件的功能实现214

8.3.1　移位寄存器的EDA实现214

8.3.2　可变模加法／减法计数器的EDA实现215

小结215

检测题216

习题216

第9章　脉冲信号的产生与整形220

9.1　概述220

9.2　单稳态触发器221

9.2.1　555定时电路221

9.2.2　用555定时器构成的单稳态触发器223

9.2.3　微分型单稳态触发器226

9.2.4　集成单稳态触发器228

9.2.5　单稳态触发器的应用230

9.3　多谐振荡器230

9.3.1 由555定时器构成的多谐振荡器230

9.3.2　CMOS反相器构成的多谐振荡器233

9.3.3　石英晶体多谐振荡器235

9.4　施密特触发器235

9.4.1　用555定时器构成的施密特触发器235

9.4.2　CMOS反相器构成的施密特触发器237

9.4.3　集成施密特触发器238

9.4.4　施密特触发器的应用240

小结241

检测题241

习题242

第10章　数模与模数转换器246

10.1 概述246

10.2　D/A转换247

10.2.1 权电阻网络D/A转换247

10.2.2 倒T形电阻网络D/A转换248

10.2.3 权电流型D/A转换249

10.2.4　集成DAC及其应用250

10.2.5 D/A转换器的转换精度和转换速度253

10.3　A/D转换器254

10.3.1　取样、保持、量化和编码254

10.3.2　直接A/D转换器256

10.3.3　间接A/D转换器259

10.3.4　集成ADC261

10.3.5 A/D转换器的转换精度与转换速度262

小结262

检测题263

习题263

第11章　存储器266

11.1　概述266

11.2　只读存储器267

11.2.1　ROM的分类267

11.2.2　ROM的结构及工作原理268

11.3 ROM的应用271

11.3.1　用ROM实现函数运算表电路271

11.3.2　用ROM实现组合逻辑函数273

11.4　随机存取存储器273

11.4.1 RAM的基本结构274

11.4.2　静态随机存储器276

11.4.3　动态随机存储器276

11.5　存储器容量的扩展277

11.5.1　位数（字长）的扩展277

11.5.2　字数的扩展278

11.6　存储器的Verilog HDL描述280

11.6.1　256×8位ROM的Verilog HDL描述280

11.6.2　8×8位RAM的Verilog HDL描述280

小结281

检测题281

习题281

第12章　可编程逻辑器件283

12.1　概述283

12.2　可编程逻辑器件284

12.2.1　PLD的电路表示法284

12.2.2　可编程阵列逻辑器件简介285

12.2.3 可编程通用阵列逻辑器件简介286

12.3　复杂可编程逻辑器件286

12.3.1　CPLD的结构286

12.3.2　CPLD的编程290

12.4　现场可编程门阵列293

12.4.1　FPGA的基本结构293

12.4.2　编程实现原理简介297

小结297

检测题298

习题298

参考文献300