Pentium系列微型计算机原理与接口技术PDF|Epub|txt|kindle电子书版本网盘下载

Pentium系列微型计算机原理与接口技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 微处理机系统概论1

1．1 微处理机的发展1

1．2 微处理机硬件结构6

1．2．1 寄存器6

1．2．2 运算器9

1．2．3 控制器10

1．2．4 存储器13

1．2．5 I/O设备19

1．2．6 总线结构23

1．3 计算机数的表示26

1．3．1 字符的二进制编码27

1．3．2 数值的表示29

1．4 微型机主要性能指标32

习题一33

第二章 Pentium系统原理34

2．1 概述34

2．2 Pentium微处理机体系结构36

2．2．1 Pentium寄存器37

2．2．2 Pentium CPU56

2．3 Pentium微处理机采用的新技术66

2．3．1 RISC和CISC66

2．3．2 新型体系结构67

2．3．3 流水线指令流及分支预测68

2．4 Pentium指令格式与寻址方式72

2．4．1 指令格式72

2．4．2 寻址方式75

2．5 数据类型77

习题二80

第三章 高档Pentium81

3．1 高能奔腾——pentiumPro81

3．1．1 RISC技术的采用81

3．1．2 新型体系结构82

3．1．3 Pentium Pro的新技术83

3．1．4 PentiumPro的高性能84

3．1．5 Pentium Pro的总线85

3．1．6 Pentium Pro与NT87

3．1．7 Pentium Pro的内部结构89

3．1．8 Pentium Pro的流水线90

3．1．9 指令译码操作92

3．1．10 寄存器重命名技术93

3．1．11 乱序执行技术94

3．1．12 退出流水线操作95

3．1．13 执行16位程序效果96

3．1．14 浮点数改进98

3．2 多能奔腾——Pentium MMX99

3．2．1 MMX技术简介100

3．2．2 体系结构的改变101

3．2．3 简单的乘——累加操作102

3．2．4 应用103

3．3 二代奔腾——PentiumⅡ103

3．3．1 综述103

3．3．2 体系结构的增强105

3．3．3 PentiumⅡ的Cache106

3．3．4 封装106

3．4 多能奔腾二代——Pentium Ⅲ107

3．4．1 Pentium Ⅲ的高性能108

3．4．2 Pentium Ⅲ的低成本109

3．4．3 SSE指令110

3．4．4 Pentium Ⅲ的微体系结构113

3．4．5 微处理机序列号116

习题三120

第四章 Pentium存储管理121

4．1 综述121

4．1．1 存储器系统121

4．1．2 存储管理122

4．2 Pentium分段存储管理126

4．1．3 存储器结构126

4．2．1 平台管理方式127

4．2．2 保护方式下的平台方式128

4．2．3 多段存储管理方式128

4．3 Pentium段的转换131

4．3．1 存储器段及其寄存器133

4．3．2 段选择符134

4．3．3 段描述符135

4．3．4 段描述符表141

4．3．5 描述符表基址寄存器142

4．4 Pentium分页存储管理143

4．5 Pentium页转换146

4．5．1 允许分页位148

4．5．2 线性地址148

4．5．3 页表149

4．5．4 页表项149

4．5．5 转换旁视缓冲存储器TLB152

4．6 Pentium页级保护152

4．7 Pentium段与页转换组合155

4．7．5 页和段边界对准156

4．7．4 页和段边界不必对准156

4．7．3 页覆盖段156

4．7．2 段覆盖页156

4．7．1 平台存储管理方式156

4．7．6 每段的页表157

4．8 保护方式下的多任务处理157

习题四158

第五章 高速缓冲存储器Cache160

5．1 概述160

5．1．1 什么是Cache160

5．1．2 技术术语161

5．2．1 Pentium片内Cache的配置163

5．2 Pentium Cache配置方案163

5．2．2 影响Cache性能的因素167

5．2．3 Cache大小规模和性能168

5．2．4 缔合方式和性能169

5．2．5 实际Cache173

5．3 指令Cache和数据Cache173

5．4 Cache操作方式175

5．4．1 数据Cache177

5．4．2 数据Cache更新方案177

5．4．3 指令Cache178

5．4．4 Cache读/写操作178

5．4．5 数据Cache路径180

5．4．6 Cache替换算法与规则183

5．4．7 Cache写贯穿184

5．4．8 Cache写回184

5．4．9 Cache刷新185

5．5 二级Cache186

5．5．1 二级Cache的概念186

5．5．2 二级Cache与一级Cache的关系187

5．5．3 统一的二级Cache190

5．5．4 数据传送方式194

5．6 一致性协议196

5．6．1 MESI Cache一致性协议模型197

5．6．2 指令Cache一致性协议198

5．6．3 基本MESI状态转换198

习题五200

第六章 浮点部件201

6．1 综述201

6．2 浮点部件体系结构203

6．2．1 数值寄存器203

6．2．2 状态字寄存器205

6．2．3 控制字寄存器209

6．2．4 标记字寄存器210

6．2．5 最后的指令操作码字段211

6．2．6 数值指令和数据指针212

6．3 浮点流水线操作214

6．3．1 浮点指令的流动214

6．3．2 安全指令的识别215

6．3．3 旁路BYPASSES216

6．4 计算基础217

6．4．1 数字系统217

6．4．2 数据类型和格式219

6．4．3 舍入控制223

习题六224

6．4．4 精度控制224

第七章 中断226

7．1 中断的概念226

7．1．1 概述226

7．1．2 中断系统227

7．2 异常与中断228

7．2．1 中断源分类228

7．2．2 中断控制器230

7．2．3 异常和中断向量230

7．2．4 指令的重新启动231

7．3．3 RF对调试故障的屏蔽232

7．3．2 IF屏蔽INTR232

7．3．1 不可屏蔽中断对未来的不可屏蔽中断的屏蔽232

7．3 允许及禁止中断232

7．3．4 MOV和POP指令对堆栈段中某些异常和中断的屏蔽233

7．4 中断描述符表233

7．4．1 异常和中断同时存在时的优先级233

7．4．2 中断描述符表IDT235

7．4．3 中断描述符表内描述符236

7．5 中断任务和中断过程236

7．5．1 中断过程237

7．5．2 中断任务239

7．6 错误代码240

7．7 异常条件241

7．7．1 中断O——除法错241

7．7．2 中断1——调试异常241

7．7．3 中断3——断点242

7．7．4 中断4——溢出242

7．7．5 中断5——边界检查242

7．7．6 中断6——无效操作码242

7．7．7 中断7——设备不可用243

7．7．8 中断8——双故障243

7．7．10 中断10——无效任务状态段245

7．7．9 中断9——(由Intel保留，未使用)245

7．7．11 中断11——段不存在246

7．7．12 中断12——堆栈异常247

7．7．13 中断13——一般保护248

7．7．14 中断14——页故障249

7．7．15 中断16——浮点错251

7．7．16 中断17——对准检查253

7．8 异常和错误小结254

习题七256

8．1 总线的概念257

8．1．1 定义和术语257

第八章 总线257

8．1．2 总线标准的四个特性258

8．1．3 总线分类259

8．1．4 总线操作260

8．1．5 总线配置结构262

8．2 数据传送机制266

8．2．1 实际存储器和I/O接口266

8．2．2 数据传送机制267

8．2．3 与8位、16位、32位以及64位存储器的接口268

8．3 总线周期271

8．3．2 成组周期273

8．3．1 单传送周期273

8．3．3 中断确认周期275

8．3．4 专用总线周期276

8．4 EISA总线277

8．4．1 EISA技术术语277

8．4．2 EISA系统277

8．4．3 EISA总线的性能特征279

8．4．4 EISA适配器279

8．4．5 EISA总线插槽279

8．5．1 高速图形适配器281

8．5 VESA总线281

8．5．2 总线频率和数据传送速率282

8．5．3 DMA和中断282

8．5．4 VESA适配器282

8．5．5 VESA总线插槽283

8．6 PCI总线284

8．6．1 PCI局部总线的特征285

8．6．2 PCI总线卡的安装——即插即用286

8．6．3 PCI接插件287

8．6．4 PCI性能288

8．6．5 PCI的前景288

8．6．6 PCI总线操作290

8．6．7 总线命令291

8．6．8 DMA和中断291

8．6．9 PCI适配器292

8．6．10 PCI总线信号292

习题八294

第九章 模数转换及数模转换296

9．1 概述296

9．2 D/A转换297

9．2．1 D/A转换器的基本原理297

9．2．2 权电阻解码网络D/A转换器298

9．2．3 T形电阻解码网络D/A转换器300

9．3 D/A转换器的主要技术指标302

9．4 A/D转换器304

9．4．1 采样/保持器304

9．4．2 A/D转换器的基本原理305

9．5 A/D转换器的主要技术指标308

9．6 D/A转换芯片介绍310

9．6．1 AD7522的性能指标310

9．6．2 AD7522的各功能部件与引脚功能311

9．7 A/D转换芯片介绍315

习题九319

10．1．1 82C37A的内部结构320

第十章 外围接口芯片320

10．1 82C37A-5高性能可编程DMA控制器接口320

10．1．2 82C37A的微处理机接口327

10．1．3 82C37A的DMA接口328

10．2 CHMOS可编程时间间隔定时器芯片82C54330

10．2．1 82C54的方框图331

10．2．2 82C54的体系结构332

10．3 82C55A可编程外围接口334

10．4 82C59A可编程中断控制器338

10．4．1 82C59A的方框图339

10．4．2 82C59A的内部体系结构341

10．4．3 82C59A的程序设计342

习题十348

第十一章 多功能高集成外围器件82371350

11．1 概述353

11．1．1 PCI与ISA/EIO之间的桥353

11．1．2 IDE接口(总线主控设备的权力和同步的DMA方式)354

11．1．3 具有兼容性的模块(DMA控制器、定时器/计数器、中断控制器)354

11．1．4 增强的通用串行总线(USB)控制器355

11．1．5 实时时钟(Real Time Clock)RTC355

11．1．10 可配置性356

11．1．9 系统管理总线356

11．2 寄存器地址空间356

11．1．7 Pentium和PentiumⅡ微处理机接口356

11．1．6 GPIO和芯片选择逻辑356

11．1．8 增强的电源管理356

11．2．1 PCI/ISA桥配置357

11．2．2 IDE配置357

11．2．3 通用串行总线USB配置358

11．2．4 电源管理配置358

11．3 PCI与ISA/EIO之间桥的寄存器358

11．3．1 PCI与ISA/EIO之间桥的PCI配置空间所需寄存器(PCI功能O)358

11．3．2 DMA/EIO之间桥的I/O空间所需寄存器359

11．4．1 IDE控制器PCI配置寄存器(PCI功能1)360

11．4 IDE控制器寄存器(PCI功能1)360

11．4．2 IDE控制器I/O空间寄存器361

11．5 USB主控制器寄存器(PCI功能2)361

11．5．1 USB主控制器的PCI配置寄存器(PCI功能2)361

11．5．2 USB主控制器I/O空间寄存器362

11．6 电源管理寄存器362

11．6．1 PCI配置的电源管理寄存器(PCI功能3)362

11．6．2 电源管理I/O寄存器364

11．6．3 SMBus的I/O空间寄存器364

11．7．1 存储器和I/O地址映像365

11．7 PCI/ISA桥的功能365

11．7．2 PCI总线对BIOS存储器的访问366

11．7．3 ISA/EIS接口368

11．7．4 DMA控制器368

11．7．5 PCI DMA369

11．7．6 中断控制器370

11．7．7 系列中断(串行中断)371

11．7．8 定时器/计数器371

11．7．9 实时时钟372

11．7．10 X——总线支持372

11．8 IDE控制器功能描述373

11．7．11 复位支持373

11．8．1 IDE信号配置374

11．8．2 ATA寄存器模块译码375

11．8．3 PIO IDE事务处理376

11．8．4 总线主控设备功能377

习题十一379

第十二章 多功能高集成外围器件82443380

12．1 概述380

12．1．1 82443MX主要特征381

12．1．2 44OMX配置特征382

12．2 体系结构概述385

12．3 中央处理机CPU复位386

12．4．1 可寻址的存储空间387

12．4 系统地址映像387

12．4．2 存储器映像388

12．4．3 系统管理方式SMM390

12．4．4 存储器阴影区390

12．4．5 译码规则和跨过桥的地址映像390

12．4．6 输入/输出地址空间391

12．5 功能描述392

12．6 存储器接口394

12．6．1 动态随机存储器DRAM接口394

12．6．3 系统存储管理395

12．6．2 动态随机存储器结构和配置395

12．7 AC’97音频和调制解调器控制器396

12．7．1 AC’97音频控制器396

12．7．2 AC’97调制解调器控制器397

12．7．3 AC’97控制器的连接397

12．8 PCI接口398

12．8．1 PCI接口概述398

12．8．2 X——总线399

12．8．3 系统管理总线SMBus399

12．8．5 系统时钟400

12．8．4 GPIO400

习题十二401

第十三章 汇编语言程序设计402

13．1 汇编语言基础402

13．1．1 汇编语言概述402

13．1．2 语句格式403

13．2 汇编语言程序结构409

13．2．1 源程序结构409

13．2．2 伪操作语句412

13．2．3 宏操作429

13．2．4 过程432

13．2．5 宏操作和过程的比较435

13．3 汇编程序设计436

13．3．1 顺序结构程序设计436

13．3．2 分支程序设计438

13．3．3 循环程序设计445

13．3．4 子程序452

13．3．5 中断463

13．3．6 发声程序465

习题十三466

参考文献468