图书介绍

深入浅出玩转FPGA 第2版PDF|Epub|txt|kindle电子书版本网盘下载

深入浅出玩转FPGA 第2版
  • 吴厚航编著 著
  • 出版社: 北京:北京航空航天大学出版社
  • ISBN:9787512411616
  • 出版时间:2013
  • 标注页数:342页
  • 文件大小:72MB
  • 文件页数:356页
  • 主题词:可编程序逻辑器件

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示:(请使用BT下载软件FDM进行下载)软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]

下载说明

深入浅出玩转FPGA 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!

(文件页数 要大于 标注页数,上中下等多册电子书除外)

注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具

图书目录

第一部分 基础普及2

笔记1初识FPGA2

一、关于FPGA的一些基本概念2

二、关于FPGA的基本结构3

笔记2应用领域5

一、逻辑粘合与实时控制5

二、信号处理与协议实现6

三、片上系统6

笔记3开发流程8

一、需求分析到模块划分9

二、设计输入到综合优化9

三、实现到时序收敛10

四、仿真测试到板级调试10

第二部分 设计技巧14

笔记4基本语法14

一、可综合的Verilog语法子集14

二、if…else与case语句分析15

三、Verilog代码优化之for语句19

四、inout用法浅析21

五、从Technology Map Viewer看4输入LUT22

六、关于注释24

七、解读Verilog代码的一点经验24

笔记5漫谈状态机设计26

一、状态机的基本概念26

二、三种不同状态机写法27

笔记6 复位设计35

一、异步复位与同步复位35

二、复位与亚稳态37

三、异步复位、同步释放38

四、PLL配置后的复位设计39

笔记7 FPGA重要设计思想及工程应用41

一、速度和面积互换原则41

二、乒乓操作及串/并转换设计42

三、流水线设计43

四、逻辑复制与模块复用45

五、模块化设计46

六、时钟设计技巧49

笔记8 基于FPGA的跨时钟域信号处理52

一、同步设计思想53

二、单向控制信号检测57

三、专用握手信号59

四、搞定亚稳态62

五、借助于存储器66

第三部分 仿真测试70

笔记9 简单的Testbench设计70

一、Testbench的基本概念70

二、简单Testbench的搭建71

笔记10 Testbench书写技巧74

一、封装有用的子程序74

二、关于变量的定义75

三、HDL的并行性76

四、结构化Testbench77

五、读/写紊乱状态81

六、防止同时调用task83

笔记11 测试用例设计85

一、模拟串口自收发通信85

二、乘法器全覆盖测试89

三、可重用MCU读/写设计93

第四部分 时序分析98

笔记12 时序分析基础98

一、静态时序分析的概念98

二、时钟相关概念99

三、数据传输路径分析101

笔记13 基于ISE的时序约束103

一、全局约束103

二、分组与OFFSET约束109

三、特定路径约束114

四、达到时序收敛117

笔记14 基于TimeQuest的时序分析119

一、从Technology Map Viewer分析Clock Setup Slack119

二、基于TimeQuest的reg2reg之Th分析121

三、深入剖析I/O约束123

四、添加时序例外128

五、多周期约束的基本用法130

六、Quartus Ⅱ流水线均衡负载设置实例134

七、读SRAM时序约束分析140

八、源同步接口的时序模型143

九、recovery时序优化一例148

十、基于Chip Planner的时序优化一例153

第五部分 实践经验与感悟160

笔记15 系统架构思想160

一、FPGA到底能做什么160

二、DMA无处不在162

三、图片显示速度测试报告165

四、仲裁逻辑设计要点168

五、硬件加速:用起来很美170

六、数据吞吐量预估一例173

七、秒杀FPGA片间通信175

八、FPGA+CPU:并行处理大行其道178

笔记16 实践应用技巧181

一、被综合掉的寄存器181

二、Verilog中宏定义位宽带来的问题182

三、Verilog代码可移植性设计186

四、Cyclone器件全局时钟尽在掌控189

五、Cyclone Ⅲ原型开发调试193

六、M4K使用率196

七、榨干FPGA片上存储资源196

八、存储器实现方式转换203

九、关于MAX Ⅱ上电和复位的一点讨论207

十、基于Altera FPGA的LVDS配置实例210

十一、用FPGA的差分输入实现A/D转换215

十二、守株待兔,收效显著216

笔记17 板级调试219

一、复用引脚,陷阱多多219

二、EPCS芯片的信号完整性问题220

三、都是I/O弱上拉惹的祸222

四、被忽略的硬件常识——I/(O电气特性224

五、PLL专用输出引脚带来的反思226

六、毛刺滤波的一些方法227

七、遭遇空间电磁辐射230

第六部分 项目应用234

笔记18 基于EP1C3的FPGA应用实例234

一、开发板简介234

二、AS和JTAG配置方式237

三、基于74HC595的数码管实验243

四、PLL配置仿真实验245

五、基于FIFO的串口发送机设计251

六、VGA字符显示实验253

七、基于M4K块配置ROM的字符数据存储VGA显示实验256

八、基于M4K块的单口RAM配置仿真实验258

九、基于M4K块的移位寄存器配置仿真实验261

十、基于SDRAM读/写的串口调试实验263

笔记19 DIY逻辑分析仪268

一、背景介绍268

二、功能需求及模块划分269

三、数据采集、触发及存储272

四、基于VGA的显示界面设计274

笔记20 DIY数码相框277

一、背景介绍277

二、功能需求及模块划分278

三、SPI接口控制281

四、SD卡数据存储结构与FAT16文件系统283

五、SD卡初始化及读操作293

六、SDRAM控制器设计296

七、BMP格式图片显示297

笔记21 电源监控数字接口板开发306

一、整体硬件接口与模块划分306

二、A/D接口调试308

三、A/D接口在线调试310

四、基于Virtual JTAG的A/D接口调试312

五、简单的Virtual JTAG调试窗口317

六、LCD仿真方案318

七、板级调试319

八、回顾与思考320

第七部分 网络杂文322

笔记22 Xilinx网站资源导航322

一、Xilinx软件介绍323

二、软件版本和软件更新324

三、软件教程325

四、硬件资料328

五、参考资源328

六、问题解决329

七、总结329

笔记23 苦练基本功330

一、datasheet要看原版330

二、开发工具要熟练331

三、焊接功底要扎实331

四、不要厌烦写文档332

笔记24 永远忠于年轻时的梦想335

笔记25 年轻正当时337

笔记26 FPGA工程师:持守梦想or屈于现实339

参考文献342

热门推荐