EDA工程的理论与实践 SOC系统芯片设计PDF|Epub|txt|kindle电子书版本网盘下载

EDA工程的理论与实践 SOC系统芯片设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章　绪论1

1.1 EDA工程概论1

1.1.1　概述1

1.1.2　EDA工程的实现载体1

1.1.3　EDA工程的设计语言2

1.1.4　EDA工程的基本特征3

1.1.5　EDA工程的学科范畴4

1.2　EDA工程发展历程5

1.3　EDA工程与其他学科7

1.3.1　EDA工程学科与微电子技术的关系7

1.3.2　EDA工程促进其他学科的发展7

第2章　EDA工程设计方法9

2.1　EDA工程的设计方法9

2.2　IC设计描述法11

2.2.1　集成电路设计的描述方法11

2.2.2　行为描述法12

2.3　IP复用方法14

2.3.1　问题的提出14

2.3.2　软IP核与硬IP核15

2.3.3　设计复用方法17

2.3.4　基于IP模块的设计技术20

2.4　以集成平台为基础的设计方法23

2.4.1　集成平台的概念24

2.4.2　集成平台的结构25

2.4.3　集成平台的发展26

2.5　EDA工程集成设计环境IDE27

2.5.1　集成设计环境的概念27

2.5.2　趋向集成化的EDA工具平台30

2.5.3　集成设计环境介绍32

2.6　虚拟器件协同设计环境33

2.7　软、硬件协同设计方法37

2.7.1　软、硬件协同设计语言37

2.7.2　软、硬件划分的问题38

2.7.3　软、硬件协同设计工具39

2.8　EDA工程的分层设计方法43

2.8.1　层次设计方法概述43

2.8.2　层次设计方法实例——4位微处理器设计43

2.9　EDA工程的仿生学方法54

2.9.1　概述54

2.9.2　进化硬件54

2.9.3　POE模型55

2.9.4　电子胚胎结构模型55

2.9.5　仿生SOC芯片模型56

2.10　EDA工程综合方法58

2.10.1　综合的概念58

2.10.2　逻辑电路综合58

2.10.3　时序电路综合58

2.10.4　用EDA工具进行自动综合60

2.11　EDA工程仿真方法61

2.11.1　概述61

2.11.2　仿真方法62

2.11.3　功能仿真66

第3章　SOC设计流程规划68

3.1　流程的概念68

3.1.1　EDA工程方法与设计流程68

3.1.2　集成电路产业流程69

3.1.3　系统层与算法层设计流程70

3.1.4　高层次综合设计流程70

3.2　系统级芯片验证流程71

3.3.1　设计环境76

3.3　基于模块的设计流程76

3.3.2　设计流程78

3.4　系统芯片SOC设计方法80

3.4.1　系统芯片SOC概念80

3.4.2　系统芯片对IC产业的影响81

3.4.3　系统芯片的一般设计方法84

3.4.4　系统芯片的分层设计方法87

3.4.5　系统芯片的集成设计方法90

3.4.6　系统芯片设计的关键问题97

3.5.1　可编程系统级芯片的结构99

3.5　可编程系统级芯片99

3.5.2　可编程系统级芯片的设计方法102

3.6　系统芯片的测试方法105

3.7　系统芯片的设计实例109

3.7.1　单片微处理器芯片109

3.7.2　多处理器系统芯片112

3.8　系统芯片SOC展望115

第4章 Verilog HDL语言118

4.1　概述118

4.1.1　硬件描述语言的发展历史118

4.1.2　HDL语言的主要特征119

4.1.3　Verilog HDL与VHDL的比较119

4.1.4　设计方法120

4.1.5　硬件描述语言的发展121

4.2　程序结构121

4.3.1　词法125

4.3　词法约定125

4.3.2　字符串126

4.3.3　标志符关键字和系统名称127

4.4　数据类型128

4.4.1　物理数据类型128

4.4.2　抽象数据类型128

4.5　运算符和表达式129

4.5.1　算术运算符129

4.5.3　关系运算符130

4.5.2　符号运算符130

4.5.4　逻辑运算符132

4.5.5　位逻辑运算符132

4.5.6　一元约简运算符133

4.5.7　其他运算符134

4.5.8　运算符优先级排序135

4.6　控制结构135

4.6.1　选择结构136

4.6.2　重复结构137

4.7.1　参数语句139

4.7　其他语句139

4.7.2　连续赋值语句140

4.7.3　阻塞和无阻塞过程赋值141

4.7.4　任务和函数结构142

4.8　时序控制143

4.8.1　延迟控制143

4.8.2　事件144

4.8.3　等待语句145

4.8.4　延迟定义块146

4.9　Verilog_XL仿真147

4.10　设计练习149

4.10.1　简单的组合逻辑设计150

4.10.2　简单时序逻辑电路的设计151

4.10.3　利用条件语句实现较复杂的时序逻辑电路152

4.10.4　设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别154

4.10.5　用always块实现较复杂的组合逻辑电路157

4.10.6　在Verilog HDL中使用函数159

4.10.7　在Verilog HDL中使用任务161

4.10.8　利用有限状态机进行复杂时序逻辑的设计163

第5章　VHDL程序设计基础167

5.1 VHDL程序结构167

5.1.1　实体及实体说明167

5.1.2　类属说明和端口说明168

5.1.3　结构体及其描述方法170

5.1.4　库、程序包及其配置173

5.2　VHDL语言的客体及其分类181

5.2.1　标志符181

5.2.2　对象182

5.2.3　数据类型185

5.2.4　类型转换188

5.2.5　运算操作符190

5.3　VHDL语法基础192

5.3.1　并行语句192

5.3.2　顺序语句210

5.4　组合逻辑设计219

5.4.1　门电路219

5.4.2　编码器、译码器和选择器电路222

5.5.1　时钟信号的VHDL描述方法228

5.5　时序逻辑电路设计228

5.5.2　时序电路中复位信号Reset的VHDL描述方法230

5.5.3　时序电路基础模块之一——触发器的设计231

5.5.4　时序电路基础模块之二——寄存器的设计236

5.5.5　时序电路基础模块之三——计数器的设计238

5.6　测试平台程序的设计方法241

5.6.1　实体描述可简化241

5.6.2　程序中应包含输出错误信息的语句241

5.6.3　配置语句241

5.6.4　不同仿真目的对测试平台设计的要求242

第6章　软、硬件协同设计语言SystemC244

6.1　SystemC概述244

6.1.1　系统级设计所面临的挑战244

6.1.2　SystemC概述245

6.1.3　SystemC引起系统级设计方法的变化245

6.1.4　SystemC开发平台247

6.2.1　sc_bit类型248

6.2　SystemC数据类型248

6.2.2　sc_logic类型249

6.2.3　固定精度的有符号和无符号整数250

6.2.4　任意精度符号和无符号整数类型252

6.2.5　任意长度的位矢量类型252

6.2.6　定点类型252

6.3　用SystemC创建RTL模型253

6.3.1　定义进程253

6.3.2　创建模块255

6.3.3　用单一SC_METHOD进程的模块264

6.3.4　含有多个SC_METHOD进程的模块266

6.3.5　创建层次化RTL模型269

6.4　使用可综合的子集276

6.4.1　可综合子集转换276

6.4.2　系统综合前数据修改278

6.4.3　系统综合前修改建议283

6.5　寄存器传输级（RTL）编程283

6.5.1　寄存器283

6.5.2　三态输出301

6.5.3　状态机305

6.6　行为级建模和综合310

6.6.1　RTL级建模和行为级建模的比较310

6.6.2　行为级综合简介311

6.6.3　选择用于仿真的正确抽象方式314

6.6.4　RTL代码和行为级代码示例315

6.7　SystemC与VHDL设计对比320

6.7.1　DFF实例320

6.7.2　移位寄存器323

6.7.3　计数器325

6.7.4　状态机327

6.7.5　存储器332

第7章 SOC设计工具Cocentric System Studio335

7.1 Cocentric System Studio概述335

7.1.1　Cocentric System Studio的组织结构335

7.1.2　启动设计平台336

7.1.4　打开工作区337

7.1.3　浏览用户界面337

7.1.5　打开设计模型338

7.1.6　设计项目的编译340

7.1.7　设计项目的仿真340

7.1.8　小结341

7.2　数据流图表DFG341

7.2.1　创建个人库341

7.2.2　创建层次化DFG342

7.3.1　单元级数字转换器351

7.3　Prim模型351

7.3.2　二进制到八进制转换353

7.4　Control模型355

7.4.1　宏调试或门模型355

7.4.2　OR模型－复位计数器359

7.4.3　OR模型——0与1计数器361

7.4.4　层次化OR模型——加法器／乘法器转换开关362

7.5　单元模型362

7.5.1　单元模型错误演示362

7.5.2　外部函数中的数量积364

7.5.3　交换指针符号369

7.5.4　利用已存在的模型建立新模型372

7.5.5　仿真376

7.5.6　调试382

7.6　控制模型练习实验387

7.6.1　“与模型”——调幅波387

7.6.2　动态切换发生器389

7.7　在系统平台中浮点到定点的转换390

7.7.1　开启演示390

7.7.2　仿真测试平台390

7.7.3　建立质量量化标准391

7.7.4　创建混合模型及添加字长参量391

7.7.5　系统仿真时输入端口分配392

7.7.6　改变模式、字长设置394

7.7.7　计算系数、器件固定395

7.7.8　创建定点模型398

7.7.9　创建定点测试平台并仿真399

7.8.1　从PRIM模型中输出HDL400

7.8 算法建模——可综合的SystemC RTL代码产生400

7.8.2　从控制模型中输出HDL402

7.8.3　从DFG设计中输出HDL403

7.9　Cocentric高级系统平台——使用DAVIS406

7.9.1　创建数据组、调用DAVIS407

7.9.2　选择数据组和初始化设置407

7.9.3　显示DAVIS结果408

7.9.4　计算408

7.9.6　图形显示409

7.9.5　创建并连接分散窗口409

第8章　EDA工程可测试、验证设计方法411

8.1　概述411

8.1.1　可测试设计411

8.1.2　内建自测试412

8.1.3　可测试设计中的功耗优化问题414

8.1.4　可测试设计技术的发展415

8.2　测试方法的范畴416

8.3　可测试性分析417

8.4　测试矢量生成418

8.4.1　组合电路测试419

8.4.2　时序电路测试420

8.5　可测试性结构设计422

8.5.1　分块测试422

8.5.2　扫描测试设计422

8.5.3　内建自测试427

8.6　测试平台程序的设计方法430

8.6.1　测试平台的搭建430

8.6.2　不同仿真目的对测试平台设计的要求431

8.6.3　用子程序方式建立测试平台432

8.7　深亚微米工艺的时序分析方法435

8.7.1　动态模型436

8.7.2　行为模式436

8.8　故障测试概述437

8.8.1　故障模型438

8.8.2　故障仿真439

8.9　验证方法概述440

8.9.1　FPGA器件的仿真验证441

8.9.2　嵌入式处理器验证环境443

第9章　SOC实现方法和设计方法进展446

9.1　设计实现方法的概念446

9.1.1　设计实现初步446

9.1.2　设计实现与逻辑综合的区分448

9.2　EDA工程的CPLD实现方法448

9.2.1　可编程技术449

9.2.2　复杂可编程器件（CPLD）451

9.2.3　现场可编程门阵列（FPGA）452

9.2.4　百万门级FPGA的设计方法457

9.3 系统芯片SOC设计方法进展461

9.3.1　硬、软IP设计方法461

9.3.2　C语言用于IC系统级设计462

9.3.3　物理设计转向COT设计方法462

9.3.4　EDA向EDO转变463

9.4　IC设计技术的发展463

9.4.1　共享RTL设计方法466

9.4.2　动态可重构技术466

参考文献469