图书介绍
ALTERA可编程逻辑器件应用技术PDF|Epub|txt|kindle电子书版本网盘下载
- 于枫等编著 著
- 出版社： 北京：科学出版社
- ISBN：7030139526
- 出版时间：2004
- 标注页数：309页
- 文件大小：31MB
- 文件页数：319页
- 主题词：可编程逻辑器件－高等学校－教材
PDF下载
下载说明
ALTERA可编程逻辑器件应用技术PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
目录1
第一章 CPLD概述1
1.1 PLD的基本结构与发展概况1
1.1.1 SPLD的基本结构1
1.1.2 GAL的基本结构、原理和应用基础4
1.1.3 GAL的编程11
1.2 CPLD和FPGA的发展概况23
1.2.1 CPLD的结构特点23
1.2.2 CPLD的编程工艺25
1.2.3 FPGA的基本结构28
1.3 ALTERA可编程逻辑器件32
1.3.1 Classic系列32
1.3.2 MAX系列器件32
1.3.3 Cyclone TM器件36
1.3.4 Stratix GX器件37
1.3.5 StratixTM器件38
1.3.6 APEX系列FPGA39
1.3.7 ACEX系列器件40
1.3.8 FLEX 10K系列FPGA芯片40
1.4 小结46
思考题48
第二章 ALTERA可编程逻辑器件开发平台MAX＋plus Ⅱ50
2.1 MAX＋plusⅡ概述50
2.1.1 概述50
2.1.2 设计流程52
2.2 图形输入的操作53
2.2.1 项目建立与图形输入53
2.2.2 项目的编译59
2.2.3 项目的检验60
2.2.4 定时分析65
2.2.5 目标器件选择及其管脚的锁定67
2.2.6 器件的编程或配置69
2.2.7 图形设计法的实用技术71
2.3 文本编辑方式与AHDL语言80
2.3.1 概述80
2.3.2 基本的AHDL设计结构88
2.3.3 AHDL的基本元素116
2.3.4 如何使用AHDL155
2.4 MAX＋plusⅡ设计进阶197
2.4.1 几种提高电路设计效率的方法197
2.4.2 项目的层次结构和文件系统204
2.4.3 功能库和IP核的应用206
2.5.1 选项说明211
2.5 设计综合及其资源优化211
2.5.2 Pin/Location/Chip…选项215
2.5.3 Timing Requirements选项216
2.5.4 Clique选项220
2.5.5 Logic Options选项221
2.5.6 Probe选项222
2.5.7 Connected Pins选项224
2.5.8 Local Routing选项224
2.5.9 Global Project Device Options选项224
2.5.10 Global Project Timing Requirements225
2.5.11 Global Project Logic Synthesis选项225
2.5.12 lgnore Project Assignments选项226
2.5.13 Clear ProjectAssignments选项226
2.5.14 Back-Annotate Project选项226
2.5.15 Convert Obsolete Assignment Format选项227
思考题228
第三章 应用Quartus Ⅱ230
3.1 应用图形化用户接口的设计流程231
3.2 命令行设计流程234
3.3 设计输入236
3.3.1 建立工程236
3.3.2 建立设计文件238
3.4 编译设计244
3.4.1 指定当前设计的约束条件244
3.4.2 编译的基本流程245
3.5 仿真249
3.5.1 使用Quanus Ⅱ仿真器进行仿真设计249
3.5.2 建立波形文件249
3.5.3 进行PowerCauge功耗估算250
3.6 布局布线250
3.6.2 分析布局布线结果251
3.6.1 Fitter与编译工作模式间的关系251
3.6.3 布局布线的控制253
3.7 时序分析256
3.7.1 在Quartus Ⅱ软件中进行时序分析256
3.7.2 查看时序分析结果258
3.7.3 进行分配与查看延时路径259
3.8 时序逼近260
3.8.1 使用时序逼近布局图260
3.8.2 查看分配与布线261
3.8.3 执行分配262
3.8.4 使用网表优化实现时序逼近262
3.8.5 使用LogicLock区域实现时序逼近264
3.9 编程与配置265
4.1 编程硬件267
第四章 器件编程与配置267
4.2 编程或配置模式269
4.3 并口下载电缆ByteBlaster275
思考题278
第五章 设计实例与技巧279
5.1 数字钟电路设计279
5.1.1 系统分析设计279
5.1.2 Top-Down模块设计280
5.2 多波形发生器设计289
5.2.1 电路工作原理289
5.2.2 多波形发生器的实现289
5.3 三位乘法器设计291
5.3.1 三位乘法器电路设计基本原理291
5.3.2 三位乘法器模块实现291
5.4.1 汽车尾灯控制电路设计原理293
5.4 汽车尾灯控制电路设计293
5.4.2 汽车尾灯控制电路顶层原理图294
5.4.3 模块描述源程序294
5.5 简易频率计设计296
5.5.1 基准时间产生模块（fre_base）296
5.5.2 被测时钟频率计数模块298
5.6 时延环节模块设计302
5.7 并／串转换模块设计303
5.7.1 单通道并／串转换子模块（p_s模块）304
5.7.2 多通道并／串转换模块（s_term模块）305
5.8 移位相加模块设计305
5.8.1 移位相加模块原理分析305
5.8.2 移位相加模块电路实现306
参考文献309