图书介绍
Xilinx FPGA/CPLD设计手册PDF|Epub|txt|kindle电子书版本网盘下载
- 王杰，王诚，谢龙汉编著 著
- 出版社： 北京：人民邮电出版社
- ISBN：9787115246653
- 出版时间：2011
- 标注页数：377页
- 文件大小：100MB
- 文件页数：388页
- 主题词：可编程序逻辑器件－系统设计－手册
PDF下载
下载说明
Xilinx FPGA/CPLD设计手册PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 Xilinx FPGA/CPLD简介1
1.1 逻辑器件概述1
1.2 FPGA简介2
1.3 CPLD简介3
1.4 FPGA/CPLD的特点4
1.5 CPLD与FPGA的区别5
1.6 Xilinx简介5
1.6.1 Xilinx公司概述5
1.6.2 Xilinx FPGA/CPLD器件6
1.7 Xilinx FPGA/CPLD的基本结构10
1.7.1 Xilinx CPLD的基本结构10
1.7.2 Xilinx FPGA的基本结构11
1.8 小结14
第2章 ISE系统简介15
2.1 ISE系列产品的特点15
2.1.1 ISE特点综述15
2.1.2 ISE 10.x新增特性16
2.2 ISE 10.x支持的器件17
2.3 ISE的软件系列17
2.4 ISE的系统配置和安装18
2.4.1 推荐的系统配置18
2.4.2 ISE的安装18
2.5 ISE设计流程实例：32位加／减法器设计22
2.5.1 ISE 10.x集成开发环境界面23
2.5.2 设计输入25
2.5.3 功能仿真29
2.5.4 设计综合32
2.5.5 工程实现33
2.5.6 时序仿真34
2.5.7 器件配置34
2.6 小结37
第3章 ISE工程管理与设计输入38
3.1 ISE工程管理器——Project Navigator38
3.1.1 Project Navigator简介38
3.1.2 实例3-1：使用Project Navigator创建并管理工程38
3.2 HDL语言输入工具——HDL Editor41
3.2.1 HDL Editor综述41
3.2.2 源代码输入助手——Language Templates41
3.2.3 实例3-2：使用HDL Editor设计16位移位寄存器42
3.3 状态机输入工具——StateCAD43
3.3.1 StateCAD简介43
3.3.2 实例3-3：使用StateCAD设计加法器44
3.4 原理图输入工具——ECS50
3.4.1 ECS简介50
3.4.2 基于ECS的混合设计方法50
3.5 IP核生成工具——CORE Generator50
3.5.1 CORE Generator简介51
3.5.2 实例3-4：使用CORE Generator生成Block RAM52
3.6 测试激励生成器——HDL Bencher54
3.6.1 HDL Bencher简介54
3.6.2 实例3-5：使用HDL Bencher生成测试激励54
3.7 设计结构向导——Architecture Wizard58
3.7.1 Architecture Wizard简介58
3.7.2 实例3-6：使用Architecture Wizard生成DCM58
3.8 小结61
第4章 功能仿真工具62
4.1 ModelSim简介62
4.1.1 ModelSim的安装64
4.1.2 ModelSim的用户界面67
4.2 ModelSim仿真流程71
4.2.1 启动ModelSim71
4.2.2 编译ModelSim仿真库73
4.2.3 编译源代码75
4.2.4 执行仿真78
4.3 ModelSim中的调试方法79
4.3.1 源文件窗口调试79
4.3.2 波形窗口调试81
4.3.3 列表窗口调试83
4.3.4 数据流窗口调试84
4.3.5 存储器窗口调试86
4.4 ModelSim仿真进阶87
4.4.1 批处理仿真87
4.4.2 WLF文件和波形比较89
4.4.3 代码覆盖率检测93
4.4.4 SDF时序反标95
4.4.5 VCD文件应用96
4.5 后仿真实例97
4.6 小结103
第5章 ISE综合工具104
5.1 Synplify/Synplify Pro综合工具104
5.1.1 Synplify/Synplify Pro的功能与特点104
5.1.2 Synplify Pro的用户界面108
5.1.3 实例5-1：Synplify Pro综合流程110
5.2 Xilinx内嵌的综合工具——XST117
5.2.1 XST综述117
5.2.2 XST综合属性设置118
5.2.3 实例5-2：XST综合流程121
5.3 全局时钟和第二全局时钟资源124
5.3.1 全局时钟资源简介124
5.3.2 Xilinx全局资源的使用方法124
5.3.3 第二全局时钟资源126
5.4 小结126
第6章 约束设置127
6.1 时序约束基础127
6.1.1 周期约束128
6.1.2 偏移约束131
6.1.3 专用约束132
6.1.4 分组约束135
6.2 约束编辑器——Constraints Editor139
6.2.1 Constraints Editor用户界面139
6.2.2 实例：在ConstraintsEditor中附加约束140
6.3 引脚与区域约束编辑器——Floorplan Editor147
6.3.1 利用Floorplan完成引脚配置和区域约束147
6.3.2 利用PACE进行引脚分配149
6.4 约束文件150
6.4.1 约束文件简介150
6.4.2 UCF、NCF文件的基本语法规则151
6.4.3 引脚和区域约束语法154
6.5 小结156
第7章 设计实现157
7.1 布局规划器——Floorplanner157
7.1.1 Floorplanner的用户界面158
7.1.2 Floorplanner的特点及作用158
7.1.3 Floorplan设计流程159
7.1.4 实例7-1：布局规划实例162
7.2 FPGA底层编辑器——FPGA Editor164
7.2.1 FPGA Editor用户界面165
7.2.2 FPGA Editor的作用165
7.2.3 FPGA Editor输入／输出文件167
7.2.4 FPGA Editor设计流程167
7.2.5 实例7-2：FPGA Editor设计实例167
7.3 小结174
第8章 辅助设计工具175
8.1 时序分析器——Timing Analyzer175
8.1.1 时序分析基础175
8.1.2 Timing Analyzer简介182
8.1.3 实例8-1：时序分析器使用实例185
8.2 虚拟逻辑分析仪——ChipScope Pro190
8.2.1 ChipScope Pro综述190
8.2.2 ChipScope Pro核的使用191
8.2.3 ChipScope Pro Analyzer使用简介199
8.2.4 实例8-2：基于ChipScope Pro Core Inserter在线调试实例204
8.2.5 实例8-3：基于CORE Generator的在线调试示例210
8.3 功耗分析器——XPower213
8.3.1 XPower综述214
8.3.2 XPower用户界面215
8.3.3 实例8-4：XPower功耗分析实例216
8.4 小结220
第9章 Xilinx器件配置221
9.1 Xilinx器件配置简介221
9.2 配置流程223
9.3 Xilinx器件配置模式224
9.3.1 主串模式224
9.3.2 从串模式226
9.3.3 字节宽度外部接口并行配置（BPI）模式227
9.3.4 JTAG模式228
9.4 Xilinx器件配置下载电缆230
9.5 程序下载器——iMPACT230
9.5.1 iMPACT综述231
9.5.2 iMPACT用户界面231
9.5.3 iMPACT程序下载实例238
9.6 小结241
第10章 FPGA系统设计原则和技巧242
10.1 时钟管理模块使用技巧242
10.1.1 DCM模块242
10.1.2 实例：DCM设计实例245
10.2 FPGA系统设计的基本原则251
10.2.1 面积与速度的平衡互换原则252
10.2.2 硬件可实现原则253
10.2.3 同步设计原则253
10.3 FPGA系统设计的常用技巧255
10.3.1 乒乓操作技巧255
10.3.2 串并／并串转换技巧256
10.3.3 硬件流水线设计技巧257
10.4 小结258
第11章 综合实例1——FIFO设计259
11.1 FIFO的基本原理259
11.2 FIFO的空／满检测260
11.3 Gray码265
11.4 异步FIFO代码设计267
11.5 异步FIFO代码仿真验证274
11.6 异步FIFO代码综合282
11.7 异步FIFO设计实现288
11.8 小结296
第12章 综合实例2——SPI总线设计297
12.1 SPI总线概述297
12.2 SPI总线源代码设计301
12.3 SPI设计综合311
12.4 SPI设计的FPGA实现312
12.5 小结316
第13章 综合实例3——NAND Flash控制器设计317
13.1 NAND Flash简介317
13.2 NAND Flash的结构和基本操作318
13.3 NAND Flash控制器结构324
13.4 ECC模块设计326
13.5 生成双端口RAM331
13.6 NAND Flash控制器代码设计335
13.7 NAND Flash控制器代码仿真343
13.8 NAND Flash控制器代码综合347
13.9 NAND Flash控制器代码实现351
13.10 小结360
第14章 综合实例4——CRC校验器设计361
14.1 CRC校验原理361
14.2 CRC校验器的结构363
14.3 CRC校验器源代码设计365
14.4 CRC校验器代码综合及仿真验证369
14.5 CRC校验器的FPGA实现371
14.6 小结374
附录 IC和FPGA专业术语中／英文对照375