VHDL数字电路设计实用教程PDF|Epub|txt|kindle电子书版本网盘下载

VHDL数字电路设计实用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Quartus Ⅱ开发流程1

1.1 知识目标1

1.2 能力目标1

1.3 章节任务1

1.4 Quartus Ⅱ软件综述1

1.5 设计输入8

1.6 约束输入9

1.6.1 使用分配编辑器（Assignments Editor）10

1.6.2 使用引脚规划器（Pin Planner）13

1.6.3 使用Settings对话框13

1.7 综合16

1.7.1 使用Quartus Ⅱ软件集成综合17

1.7.2 控制综合17

1.7.3 第三方综合工具21

1.8 布局布线21

1.8.1 设置布局布线参数22

1.8.2 反向标注分配25

1.9 仿真26

1.9.1 指定仿真器设置27

1.9.2 建立矢量源文件28

1.9.3 第三方仿真工具31

1.10 编程与配置32

1.10.1 建立编程文件32

1.10.2 器件编程和配置35

第2章 Quartus Ⅱ的使用38

2.1 知识目标38

2.2 能力目标38

2.3 章节任务38

2.4 原理图和图表模块编辑38

2.4.1 内附逻辑函数39

2.4.2 编辑规则40

2.4.3 原理图和图表模块编辑工具42

2.4.4 原理图编辑流程43

2.5 文本编辑59

2.6 混合编辑（自底向上）66

2.7 混合编辑（自顶向下）70

第3章 VHDL硬件描述语言75

3.1 知识目标75

3.2 能力目标75

3.3 章节任务75

3.4 VHDL语言简介75

3.5 VHDL语言设计实体的基本结构77

3.6 VHDL语言要素82

3.6.1 VHDL数据对象82

3.6.2 VHDL数据类型86

3.6.3 IEEE预定义标准逻辑位与矢量及用户自定义数据类型88

3.6.4 VHDL操作符91

3.6.5 VHDL的程序包94

3.7 VHDL顺序语句95

3.7.1 赋值语句96

3.7.2 IF语句97

3.7.3 Case语句99

3.7.4 LOOP语句100

3.7.5 NEXT语句103

3.7.6 EXIT语句103

3.7.7 WAIT语句104

3.7.8 NULL语句104

3.7.9 RETURN语句105

3.8 VHDL并行语句105

3.8.1 进程（PROCESS）语句106

3.8.2 并行信号赋值语句107

3.8.3 方块（Block）语句109

3.8.4 元件例化语句110

3.8.5 生成（GENERATE）语句115

3.9 VHDL子程序116

3.9.1 过程的定义和调用116

3.9.2 函数的定义和调用118

3.10 VHDL的描述风格120

3.10.1 VHDL行为描述方式120

3.10.2 数据流描述方式122

3.10.3 结构级描述方式123

第4章 门电路设计范例128

4.1 知识目标128

4.2 能力目标128

4.3 本章 任务128

4.4 与非门电路128

4.5 或非门电路131

4.6 异或门电路133

4.7 三态门电路135

4.8 单向总线缓冲器137

4.9 双向总线缓冲器138

第5章 组合逻辑电路设计范例140

5.1 学习目标140

5.2 能力目标140

5.3 本章 任务140

5.4 编码器141

5.4.1 8线-3线编码器141

5.4.2 8线-3线优先编码器143

5.5 译码器146

5.5.1 3线-8线译码器147

5.5.2 BCD-7段显示译码器148

5.6 数据选择器151

5.6.1 4选1数据选择器151

5.6.2 8选1数据选择器152

5.7 数据分配器153

5.8 数值比较器154

5.9 加法器156

5.9.1 半加器156

5.9.2 全加器158

5.9.3 4位全加器159

5.10 减法器160

5.10.1 半减器160

5.10.2 全减器161

5.10.3 4位全减器162

第6章 寄存器、存储器、锁存器和触发器的VHDL描述165

6.1 知识目标165

6.2 能力目标165

6.3 本章 任务165

6.4 寄存器166

6.4.1 寄存器的引入方法166

6.4.2 常规寄存器的引入166

6.5 移位寄存器169

6.5.1 双向移位寄存器169

6.5.2 串入／串出移位寄存器171

6.5.3 串入／并出移位寄存器173

6.5.4 并入／串出移位寄存器174

6.6 只读存储器（ROM）175

6.7 随机存储器（RAM）177

6.8 堆栈178

6.9 FIFO181

6.10 锁存器183

6.11 RS触发器185

6.12 JK触发器186

6.13 D触发器188

6.14 T触发器189

第7章 计数器、信号发生器和分频器的VHDL描述191

7.1 知识目标191

7.2 能力目标191

7.3 章节任务191

7.4 计数器192

7.4.1 计数器的分类192

7.4.2 计数器设计时的注意事项192

7.4.3 基本计数器的设计193

7.5 可变模计数器201

7.5.1 无置数端的可变模计数器202

7.5.2 有置数端的可变模计数器203

7.6 顺序脉冲发生器的设计204

7.7 序列信号发生器205

7.8 分频器的设计206

7.8.1 偶数分频器206

7.8.2 奇数分频器210

7.8.3 半整数分频器216

第8章 数字系统设计范例218

8.1 知识目标218

8.2 能力目标218

8.3 章节要求218

8.4 数字系统的基本结构218

8.5 数字系统的设计方法219

8.6 数字系统设计的一般过程221

8.7 数字系统的设计准则222

8.8 数字系统设计范例224

8.8.1 跑马灯设计224

8.8.2 8位数码扫描显示电路设计227

8.8.3 4×4键盘扫描电路设计229

8.8.4 数字频率计232

8.8.5 乒乓球游戏机236

8.8.6 交通控制器242

8.8.7 数字钟249

8.8.8 自动售货机256

8.8.9 出租车计费器263

8.8.10 电梯控制器270

第9章 可参数化宏模块及IP核的使用279

9.1 知识目标279

9.2 能力目标279

9.3 章节任务279

9.4 ROM、RAM、FIFO的使用279

9.4.1 ROM的使用279

9.4.2 RAM的过程使用286

9.4.3 FIFO的使用288

9.5 乘法器、锁相环的使用290

9.5.1 乘法器的使用290

9.5.2 锁相环的使用293

9.6 正弦波信号发生器295

9.7 NCO IP核的使用296

第10章 DSP Builder设计范例300

10.1 知识目标300

10.2 能力目标300

10.3 章节任务300

10.4 DSP Builder简介及使用方法300

10.5 伪随机序列发生器304

10.6 DDS311

10.7 ASK及FSK调制器317

10.7.1 ASK（Amplitude Shift Keying）调制器317

10.7.2 FSK（Frequency Shift Keying）调制器321

第11章 基于FPGA的射频热疗系统的设计325

11.1 知识目标325

11.2 能力目标325

11.3 章节任务325

11.4 肿瘤热疗的生物学与物理学技术概论325

11.5 温度场特性的仿真329

11.6 射频热疗系统设计329

11.7 系统硬件电路设计330

11.7.1 硬件整体结构330

11.7.2 高精度数字温度传感器DS18B20331

11.7.3 ACEX 1K系列的FPGA器件的特点336

11.7.4 ACEX 1K器件的配置电路设计338

11.7.5 电源电路339

11.7.6 驱动电路设计340

11.8 软件实现343

11.8.1 系统软件设计电路图345

11.8.2 温度测量模块345

11.8.3 指定温度设置模块348

11.8.4 控制算法的选择及设计351

11.8.5 信号调制363

11.8.6 温度显示模块364

11.8.7 分频模块368

11.9 温度场测量与控制的实验370

11.9.1 实验材料及方法370

11.9.2 实验结果371

11.9.3 实验结果分析374

11.10 结论374

第12章 基于FPGA的直流电动机伺服系统的设计375

12.1 知识目标375

12.2 能力目标375

12.3 章节任务375

12.4 电机控制发展情况375

12.5 系统控制原理376

12.6 算法设计378

12.7 系统硬件设计原理380

12.8 系统软件设计原理388

12.9 系统调试及结果分析399

12.10 结论405

参考文献406