CPLD/FPGA嵌入式应用开发技术白金手册PDF|Epub|txt|kindle电子书版本网盘下载

CPLD/FPGA嵌入式应用开发技术白金手册PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

丛书序1

前言1

第1章 CPLD/FPGA硬件概述1

1.1　CPLD/FPGA概述2

1.1.1 CPLD/FPGA的特点2

1.1.2　CPLD/FPGA的发展方向4

1.1.3　CPLD/FPGA的应用领域5

1.2 EDA与ASIC技术6

1.3 SOPC和IP核技术7

1.4　CPLD/FPGA系统设计与开发编程原理8

1.4.1 CPLD/FPGA系统设计流程8

1.4.2　CPLD/FPGA硬件设计与开发原理11

1.4.3　CPLD/FPGA软件设计与开发原理11

1.5　本章小结13

1.6　习题13

第2章 CPLD/FPGA硬件体系结构15

2.1 可编程逻辑器件PLD16

2.1.1 可编程只读存储器（PROM）16

2.1.2　紫外线可擦除只读存储器（EPROM）18

2.1.3 电可擦除只读存储器（E2PROM）19

2.1.4　可编程阵列逻辑（PAL）20

2.2　通用阵列逻辑（GAL）21

2.3 CPLD体系结构23

2.3.1 CPLD的基本结构23

2.3.2　CPLD的结构特点25

2.3.3 CPLD编程工艺26

2.4　FPGA体系结构26

2.4.1　FPGA基本结构27

2.4.2　FPGA的结构特点29

2.5 开发CPLD/FPGA的选用31

2.4.3　FPGA的编程工艺31

2.6　本章小结34

2.7 习题34

第3章 VHDL编程基础35

3.1 VHDL概述和语言特性36

3.2 VHDL语言的基本结构37

3.2.1 VHDL程序的基本构成37

3.2.2 实体39

3.2.3 构造体41

3.2.4　库、包集合、配置44

3.3.2 VHDL的数据对象47

3.3 VHDL语法规则47

3.3.1 VHDL的标识符47

3.3.3 VHDL的数据类型50

3.3.4　VHDL的运算操作符53

3.4　VHDL中的顺序语句56

3.4.1 条件语句56

3.4.2 选择语句59

3.4.3　循环、等待语句60

3.4.4　FUNCTION语句61

3.5 VHDL中的并行语句62

3.5.1 进程语句、信号代入语句63

3.5.2　并发过程调用语句64

3.5.3 块语句66

3.5.4　元件例化语句（Component instantiation）67

3.6　VHDL编程实例——三选一选择器68

3.7　本章小结69

3.8 习题69

3.9　上机练习70

第4章　VHDL设计进阶73

4.1 VHDL语言的描述方式74

4.2.1 组合逻辑电路77

4.2 常用电路的VHDL描述77

4.2.2　时序逻辑电路86

4.2.3　存储器93

4.3 VHDL设计实例——状态机98

4.4　本章小结100

4.5 习题101

4.6　上机练习101

第5章 CPLD/FPGA集成开发工具103

5.1 MAX+plus Ⅱ概述104

5.2　MAX+plus Ⅱ设计过程107

5.3.1 LPM库的使用122

5.3 MAX+plus Ⅱ综合设计选项122

5.3.2　项目层次结构与文件系统125

5.3.3　全局逻辑综合方式126

5.3.4　设置全局定时要求、定时分析128

5.3.5 与第三方EDA软件接口130

5.3.6　设置器件的下载编程方式132

5.3.7 CPLD/FPGA器件烧写方法134

5.4　MAX+plus Ⅱ设计实例135

5.4.1 设计实例1——语言描述输入法135

5.4.2　设计实例2——文本、图形结合输入法140

5.5 Xilinx Foundation设计简介143

5.6　本章小结144

5.7 习题145

5.8　上机练习145

第6章 CPLD/FPGA硬件开发工具147

6.1　Quartus Ⅱ概述148

6.2　Quartus Ⅱ设计150

6.2.1　Quartus Ⅱ设计输入151

6.2.2　Quartus Ⅱ编译154

6.2.3　Quartus Ⅱ定时分析、仿真与器件编程155

6.3　Quartus Ⅱ设计实例——六十进制计数器158

6.4　Xilinx ISE设计简介160

6.5　本章小结162

6.6　习题162

6.7　上机练习163

第7章 CPLD/FPGA优化设计165

7.1 CPLD/FPGA硬件优化设计166

7.1.1 使用流水线技术166

7.1.2 合理使用CPLD/FPGA资源167

7.2 CPLD/FPGA软件优化设计169

7.2.1 优化VHDL编码169

7.2.2　修改软件配置提高系统速度172

7.3　优化综合设计实例——8位流水线乘法器174

7.4　本章小结177

7.5　习题177

7.6 上机练习178

第8章 CPLD/FPGA硬件开发平台181

8.1 CPLD/FPGA硬件开发平台概述182

8.2　CPLD/FPGA硬件开发平台器件与端口资源183

8.2.1　键盘接口电路183

8.2.2　LED显示电路184

8.2.3 LCD显示电路185

8.2.5　A/D、D/A接口电路186

8.2.4　串行通信接口186

8.2.6　其他接口、端口资源188

8.3 CPLD/FPGA硬件开发平台的测试190

8.4　基于硬件平台开发实例——时钟、秒表、闹钟的设计193

8.5　本章小结201

8.6　习题201

8.7　上机练习201

第9章　CPLD/FPGA外围硬件接口设计205

9.1 时钟分频206

9.1.1 偶数分频206

9.1.2　奇数分频207

9.2　键盘接口209

9.2.1 键盘原理209

9.2.2 键盘接口的VHDL描述211

9.3 串行通信接口UART219

9.3.1 UART协议219

9.3.2 UART的VHDL描述221

9.4 LED接口227

9.4.1 LED原理介绍227

9.4.2 LED接口的VHDL描述228

9.5　接口设计实例——声卡AC-Link接口231

9.6　本章小结238

9.7 习题239

9.8　上机练习239

第10章 CPLD/FPGA简易系统设计245

10.1 简易系统实例1——FIFO的设计246

10.2 简易系统实例2——DDS的设计251

10.3　简易系统实例3——数字电压计的设计257

10.4　简易系统实例4——信号发生器的设计261

10.5　简易系统实例5——交通灯控制的设计264

10.7 习题268

10.6　本章小结268

10.8　上机练习269

第11章 CPLD/FPGA应用系统设计275

11.1 用CPLD/FPGA实现数字信号处理276

11.1.1　FIR数字滤波器的设计276

11.1.2　IIR数字滤波器的设计284

11.1.3 自适应数字滤波器286

11.1.4　快速傅立叶变换FFT的设计287

11.2　用CPLD/FPGA实现语音信号处理291

11.2.1 语音信号处理实例1——语音通信的实现291

11.2.2　语言信号处理实例2——音乐电路的实现294

11.3　本章小结297

11.4　习题297

11.5　上机练习297

附录A　CPLD/FPGA常用系列芯片介绍301

A.1 Altera芯片301

A.2 Xilinx芯片302

A.3 其他公司的CPLD/FPGA芯片303

A.4　常用芯片引脚303

附录B　术语汇编307

附录C　部分思考练习题答案313

参考文献316