嵌入式微控制器与处理器设计PDF|Epub|txt|kindle电子书版本网盘下载

嵌入式微控制器与处理器设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 嵌入式处理器1

1.0微控制器1

1.1微控制器市场1

1.2数据路径1

1.3商用微控制器2

1.4 SoC内核处理器2

1.5 SoC单元相对销售量2

1.6超大规模集成电路（VLSI）芯片设计工具3

1.7 IP核4

1.8指令集体系结构4

1.9投资与回报4

1.10半导体技术的发展5

参考文献7

第2章 微控制器体系结构8

2.0单片计算机8

2.1约翰·冯·诺依曼8

2.2计算机体系结构9

2.3半导体技术9

2.3.1小规模集成电路10

2.3.2硬件总线10

2.3.3智能外围接口10

2.3.4标准I/0接口10

2.4 MSI和LSI11

2.5电子计算器12

2.6微处理器12

2.6.1应用型数据处理13

2.6.2 Intel i400413

2.6.3 Intel i808013

2.7微处理器外设14

2.8 Intel i8051微控制器15

2.9RISC简介16

2.9.1 RISC处理器16

2.9.2 RISC的协同作用16

2.9.3 RISC市场17

2.10无晶圆半导体公司17

2.10.1 RISC IP核17

2.10.2 RISC工艺流程18

2.11嵌入式控制器IP核18

2.11.1 CISC IP核19

2.11.2 RISC IP核19

2.11.3第三方IP核19

2.12专用处理器19

2.13本章小结20

习题20

参考文献21

第3章 嵌入式微控制器技术22

3.0集成电路22

3.1摩尔定律22

3.1.1微处理器的性能22

3.1.2实现技术23

3.1.3阿姆达尔定律24

3.1.4技术融合24

3.2设计抽象25

3.2.1指令集体系结构25

3.2.2处理器家族26

3.3 RISC和CISC26

3.3.1处理器技术26

3.3.2性能评估26

3.3.3程序指令27

3.3.4指令成本27

3.3.5微代码指令27

3.4存储器技术28

3.4.1局部性28

3.4.2存储器分级29

3.4.3高速缓存29

3.4.4一级缓存和二级缓存30

3.4.5数据寄存器30

3.4.6指令队列30

3.4.7分支指令30

3.4.8 存储器访问延迟31

3.4.9高速缓存模块31

3.5指令处理32

3.5.1汇编语言33

3.5.2程序编译器33

3.5.3硬编码指令34

3.6程序设计34

3.6.1 程序代码大小变化34

3.6.2CISC指令集34

3.7统一指令集35

3.7.1 工业标准软件35

3.7.2指令集扩展35

3.8 RISC指令集体系结构35

3.8.1微代码36

3.8.2微指令周期36

3.8.3专用指令36

3.8.4单周期指令36

3.9处理器逻辑37

3.9.1同步逻辑37

3.9.2寄存器堆38

3.9.3正交寄存器38

3.9.4寄存器优化38

3.9.5载入／存储数据操作38

3.10处理器功能划分38

3.10.1指令流水线39

3.10.2执行单元39

3.10.3流水线级39

3.10.4流水线吞吐量40

3.10.5顺序执行40

3.10.6分支执行40

3.11五级流水线41

3.11.1指令流水线阻塞42

3.11.3分支预测表42

3.11.3数据流水线阻塞42

3.12本章小结42

习题43

参考文献43

第4章 微控制器功能44

4.0设备功能44

4.1晶体管工艺44

4.1.1 CMOS晶体管44

4.1.2 CMOS功耗45

4.1.3封装45

4.1.4 工作温度范围46

4.2存储器工艺46

4.2.1 DRAM46

4.2.2 SRAM46

4.2.3 NVRWM47

4.2.4 EEPROM47

4.2.5 Flash工艺48

4.2.6 ROM48

4.3硬件特性48

4.3.1配置字48

4.3.2振荡器类型49

4.3.3复位49

4.3.4待机模式50

4.3.5低功耗50

4.3.6看门狗定时器50

4.3.7在线编程51

4.4数据输入／输出51

4.4.1 并行I/O51

4.4.2三态I/O引脚52

4.4.3内存映射I/O52

4.5同步串行通信52

习题53

参考文献53

第5章 程序设计54

5.0程序设计54

5.1轮询程序54

5.1.1程序流程54

5.1.2程序时序55

5.1.3连续任务55

5.1.4任务时序56

5.1.5连续多任务56

5.2中断57

5.2.1异步时序57

5.2.2中断允许57

5.2.3 机器状态58

5.2.4延时58

5.2.5 上下文切换58

5.2.6中断向量59

5.2.7 中断嵌套59

5.2.8关键代码60

5.2.9中断服务程序61

5.3实时操作系统61

5.4事件驱动系统61

5.5内核62

5.6系统分层62

5.7风险62

习题63

参考文献63

第6章软／硬件调试64

6.0软／硬件调试64

6.1 COTS控制器工具64

6.2嵌入式控制器工具65

6.3首款芯片66

6.4板级探针66

6.5调试步骤67

6.5.1软件编辑67

6.5.2编译68

6.5.3程序生成68

6.5.4仿真器69

6.5.5在线仿真70

6.6 SoC调试策略70

6.6.1 SoC软件调试70

6.6.2内核调试71

6.6.3 JTAG/EJTAG规范72

6.7 ARM SoC调试72

6.8 MIPS SoC调试73

习题74

参考文献75

第7章 串行数据通信76

7.0串行数据通信76

7.1 UART77

7.1.1异步模式77

7.1.2发送／接收缓冲器78

7.2串行外围接口 SPI79

7.3 I2C总线81

7.3.1 I2C总线如何工作82

7.3.2 I2C总线术语84

7.3.3总线传输术语85

7.4 CAN总线85

7.5 LIN网络88

7.6 12S总线88

7.6.1 I2S串行数据89

7.6.2 I2S字选择89

7.6.3 I2S总线时序90

7.7 IrDA90

7.8 USB总线91

7.8.1 USB拓扑91

7.8.2 USB构架92

7.8.3 USB物理连接93

7.8.4 USB接口93

7.8.5 USB2.0规范93

7.9蓝牙95

7.9.1蓝牙构架95

7.9.2蓝牙频率95

7.9.3蓝牙网络96

习题96

参考文献97

第8章 模数转换98

8.0模数转换98

8.1模数转换概述98

8.2换能器99

8.3低通滤波器100

8.4采样101

8.5香农采样定理102

8.6什么是模数转换器102

8.6.1 ADC的分辨率103

8.6.2LSB和MSB定义103

8.6.3量化103

8.6.4量化误差104

8.6.5偏置误差106

8.6.6微分非线性106

8.6.7丢码107

8.6.8信噪比107

8.7模数转化算法108

8.7.1逐次逼近109

8.7.2 SAR ADC结构110

8.7.3 Flash AD111

8.7.4集成ADC111

8.7.5流水线ADC113

8.7.6 Σ-△转换器114

8.8过采样114

习题115

参考文献116

第9章 数字信号处理117

9.0数字信号处理117

9.1什么是DSP117

9.1.1滤波与合成118

9.1.2 DSP性能119

9.1.3模拟信号转换119

9.2 DSP控制器构架119

9.3模拟滤波器121

9.3.1滤波性能测试122

9.3.2时域响应123

9.3.3模拟低通滤波器123

9.3.4有源模拟滤波器124

9.3.5有源滤波器的比较124

9.4数字滤波器125

9.4.1 FIR滤波器125

9.4.2 FIR滤波器的实现126

9.4.3卷积127

9.4.4IIR滤波器128

9.5信号变换129

9.5.1相量模型129

9.5.2傅里叶级数130

9.5.3离散傅里叶级数130

9.5.4傅里叶变换130

9.5.5离散傅里叶变换130

9.6快速傅里叶变换132

9.6.1FFT的执行132

9.6.2DFT蝶形变换133

9.7表寻址133

习题134

参考文献134

第10章 模糊逻辑136

10.0模糊逻辑136

10.1模糊逻辑方法137

10.2模糊感知138

10.3模糊逻辑的术语138

10.4模糊专家系统139

10.4.1推理过程140

10.4.2模糊化140

10.4.3推理141

10.4.4合成141

10.4.5去模糊化142

10.5语言变量142

10.5.1使用语言变量143

10.5.2模糊规则剖析144

10.5.3语言变量的逻辑组合144

10.6 PID控制器144

10.6.1时间语言变量145

10.6.2语言变量比较145

10.7模糊逻辑应用146

10.8规则矩阵147

10.8.1模糊逻辑的实现147

10.8.2隶属函数149

10.8.3隶属度输入151

10.8.4推理152

10.9去模糊化152

10.10调整与提升系统性能153

习题153

参考文献154

第11章8位微控制器155

11.0通用微控制器155

11.1微芯公司PIC18F4520156

11.1.1 PIC18F4520 Harvard体系结构157

11.1.2指令流水线157

11.1.3特性158

11.1.4电源管理模式158

11.1.5振荡器配置159

11.1.6复位159

11.1.7存储器组织160

11.1.8 中断结构161

11.1.9输入／输出（I/O）端口162

11.1.10定时器相关的功能164

11.1.11定时器模块164

11.1.12采样/比较／PWM功能167

11.1.13串行通信接口169

11.1.14模数转换173

11.1.15模拟比较器174

11.1.16 CPU特性174

11.1.17指令集175

11.1.18电特性176

11.2 ZiLOG Z8 ENCORE! XP F0830系列176

11.2.1 eZ8 CPU描述177

11.2.2 Z8 Encore! CPU体系结构178

11.2.3地址空间179

11.2.4外设概述180

11.2.5复位控制器和停止模式恢复182

11.2.6低功耗模式182

11.2.7通用输入／输出183

11.2.8中断控制器184

11.2.9定时器185

11.2.10 Watchdog定时器189

11.2.11模数转换器189

11.2.12比较器190

11.2.13 Flash存储器191

11.2.14非易失性数据存储192

11.2.15 片上调试器192

11.2.16振荡器控制193

11.2.17 eZ8 CPU指令和编程194

习题196

参考文献196

第12章16位微控制器197

12.0 16位处理器概述97

12.1 Freescale S12XD处理器概述197

12.1.1 XGATE概述199

12.1.2时钟203

12.1.3模／数转换器（ATD）205

12.1.4增强型捕捉定时器（ECT）206

12.1.5脉宽调制（PWM）207

12.1.6 I2C总线209

12.1.7 CAN总线209

12.1.8串行通信接口（SCI）211

12.1.9串行外围接口（SPI）215

12.1.10定时中断定时器（PIT）217

12.1.11电压调整器（VREG）217

12.1.12背景调试模块（BDM）218

12.1.13中断模块（XINT）219

12.1.14映射存储器控制（MMC）221

12.1.15调试（DBG）222

12.1.16外部总线接口224

12.1.17端口综合模块224

12.1.18 2K字节EEPROM（EETX2K）227

12.1.19 512K字节Flash模块（FTX512K4）229

12.1.20安全性230

12.2 Texas Instruments MSP430TM系列231

12.2.1低功耗设计234

12.2.2灵活的时钟系统235

12.2.3 MSP430 CPU235

12.2.4操作模式236

12.2.5 FLL＋时钟模块237

12.2.6 Flash存储控制器238

12.2.7硬件多路器239

12.2.8 DMA控制器240

12.2.9数字1/O240

12.2.10 Watchdog定时器240

12.2.11定时器A和B241

12.2.12 USART242

12.2.13 USCI243

12.2.14 ADC12的功能246

12.2.15 DAC12模块248

12.2.16嵌入式仿真模块248

习题250

参考文献250

第13章 知识产权SoC核251

13.0 SoC概述251

13.1 SoC设计挑战252

13.1.1可配置处理器253

13.1.2 SoC综合254

13.1.3可扩展处理器255

13.1.4可扩展处理器替代RTL256

13.1.5清晰的控制方案257

13.2 MIPS32 4K处理器核系列258

13.2.1 4KE系列的主要特点259

13.2.2执行单元261

13.2.3乘除单元（MDU）262

13.2.4内存管理单元（MMU）263

13.2.5 cache控制器264

13.2.6总线接口单元（BIU）264

13.2.7电源管理265

13.2.8指令cache265

13.2.9数据cache266

13.2.10 EJTAG控制器266

13.2.11系统协处理器267

13.2.12用户自定义指令（UDI）267

13.2.13指令流水线267

13.2.14指令cache失效269

13.2.15数据cache失效269

13.2.16乘法／除法操作270

13.2.17分支延迟270

13.2.18内存管理271

13.2.19操作模式271

13.3 ARM1022E处理器概述273

13.3.1处理器组成275

13.3.2寄存器275

13.3.3整数核275

13.3.4整数核流水线277

13.3.5内存管理单元279

13.3.6 cache和写缓冲280

13.3.7总线接口280

13.3.8拓扑结构281

13.3.9协处理器接口281

13.3.10协处理器流水线282

13.3.11调试单元282

13.3.12挂起模式283

13.3.13监视器调试模式283

13.3.14时钟和PLL283

13.3.15ETM接口逻辑283

13.3.16工作状态284

13.3.17状态转换284

13.3.18在异常处理中切换状态285

13.3.19工作模式285

习题285

参考文献286

第14章Tensilica可配置IP核287

14.0简介：再谈摩尔定律287

14.1芯片设计工艺288

14.1.1设计错误的芯片288

14.1.2 SoC设计的基本趋势289

14.1.3每个系统都采用一个新的SoC实现是不现实的290

14.1.4纳米技术290

14.1.5 SoC设计改革291

14.1.6 SoC 可编程性292

14.1.7可编程性与效率对比292

14.1.8 SoC设计成功的关键295

14.1.9改进的设计方法学用于SoC设计296

14.1.10可配置处理器作为构建模块296

14.1.11使用自动生产的处理器快速进行SoC开发297

14.1.12起点：基本的接口和计算298

14.1.13并行处理任务298

14.1.14自动指令集发生的含义301

14.2 Tensilica Xtensa体系结构概述301

14.3指令集设计原则303

14.4 Tensilica Xtensa处理器的独有特性303

14.5寄存器304

14.6指令长度305

14.7复合指令306

14.8分支306

14.9指令流水线308

14.10有限的指令常数宽度308

14.11短指令格式309

14.12寄存器窗口309

14.13 Xtensa 12总结310

习题310

参考文献310

第15章 数字信号处理器311

15.0 DSP概述311

15.1 TMS320C55x311

15.1.1 TMS320C55x的特性312

15.1.2 C55x的主要特征313

15.1.3指令集体系结构313

15.1.4主要功能单元315

15.1.5特殊属性322

15.1.6低功耗设计322

15.1.7处理器片上外设323

15.1.8仿真和测试330

15.2 Analog Devices公司ADSP-BF535 Blackfin处理器331

15.2.1便携低功耗体系结构331

15.2.2系统集成331

15.2.3处理器核332

15.2.4存储器体系结构335

15.2.5事件处理337

15.2.6 DMA控制器339

15.2.7外部存储控制340

15.2.8异步控制器341

15.2.9 PCI接口341

15.2.10 USB设备342

15.2.11实时时钟342

15.2.12 Watchdog定时器343

15.2.13定时器343

15.2.14串口344

15.2.15串行外设接口（SPI）端口345

15.2.16 UART端口346

15.2.17动态电源管理346

15.2.18 工作模式和状态347

习题347

参考文献348