图书介绍
计算机逻辑设计PDF|Epub|txt|kindle电子书版本网盘下载
- 余立功主编；潘志兰，王玲，朱耀琴，王平立副主编 著
- 出版社： 北京：人民邮电出版社
- ISBN：9787115382412
- 出版时间：2015
- 标注页数：296页
- 文件大小：58MB
- 文件页数：304页
- 主题词：电子计算机－逻辑设计－高等学校－教材
PDF下载
下载说明
计算机逻辑设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 开关理论基础1
1.1 硬件技术概述1
1.2 数制与编码4
1.2.1 进制与二进制4
1.2.2 进制间数值的相互转换5
1.2.3 二—十进制码9
1.2.4 数的编码9
1.2.5 其他编码12
1.3 开关逻辑理论14
1.3.1 基本逻辑运算14
1.3.2 复合逻辑运算18
1.3.3 基本定律和规则20
1.3.4 逻辑函数的标准形式25
1.3.5 逻辑函数的等价转换32
1.4 小结33
习题33
第2章 逻辑电路元器件35
2.1 晶体管开关原理35
2.2 NMOS逻辑门39
2.3 CMOS逻辑门41
2.4 晶体管逻辑电路的性质43
2.4.1 逻辑电路的等效电阻43
2.4.2 逻辑电路的传输特性43
2.4.3 逻辑电路的动态性质44
2.4.4 逻辑电路的功耗性质45
2.4.5 逻辑电路的负载特性46
2.5 缓冲器、传输门和三态门48
2.6 正逻辑与负逻辑50
2.7 74系列标准芯片51
2.8 可编程逻辑器件52
2.8.1 可编程逻辑阵列（PLA）52
2.8.2 可编程阵列逻辑（PAL）54
2.8.3 阵列的编程55
2.8.4 复杂可编程逻辑器件（CPLD）56
2.8.5 可编程逻辑器件（PLD）的实现58
2.8.6 现场可编程门阵列（FPGA）61
2.8.7 现场可编程门阵列（FPGA）的实现64
2.9 专用集成电路65
2.10 小结66
习题67
第3章 逻辑函数优化69
3.1 公式法化简69
3.2 卡诺图法化简71
3.2.1 卡诺图的构成71
3.2.2 卡诺图表示逻辑函数72
3.2.3 卡诺图上合并最小项73
3.2.4 卡诺图化简逻辑函数75
3.2.5 卡诺图法与公式法78
3.2.6 不完全确定的逻辑函数及其化简79
3.2.7 多输出逻辑函数的化简81
3.3 列表法化简82
3.4 小结87
习题87
第4章 组合逻辑的分析与设计89
4.1 小型组合逻辑的分析89
4.2 小型组合逻辑的设计91
4.3 逻辑运算元件97
4.3.1 多路选择器97
4.3.2 编码器102
4.3.3 译码器103
4.3.4 码型转换器106
4.4 算术运算元件107
4.4.1 加法器108
4.4.2 加／减法器113
4.4.3 比较器115
4.4.4 乘法器117
4.5 中型组合逻辑的分析与设计120
4.6 小结126
习题126
第5章 时序逻辑元件130
5.1 双稳态存储单元131
5.2 锁存器132
5.2.1 基本RS锁存器132
5.2.2 门控RS锁存器134
5.2.3 门控D锁存器135
5.3 触发器136
5.3.1 主从D触发器136
5.3.2 主从RS触发器137
5.3.3 边沿触发的D触发器138
5.3.4 带清零和置数信号的D触发器139
5.3.5 T触发器140
5.3.6 JK触发器141
5.4 寄存器142
5.4.1 移位寄存器142
5.4.2 双向移位寄存器144
5.5 计数器145
5.5.1 异步计数器145
5.5.2 同步计数器147
5.5.3 并行置数计数器149
5.5.4 二一十进制计数器150
5.6 寄存器型计数器151
5.6.1 环形计数器151
5.6.2 扭环形计数器151
5.7 小结152
习题153
第6章 时序逻辑分析与设计156
6.1 同步时序逻辑的分析156
6.1.1 小型同步时序逻辑分析实例157
6.1.2 中型同步时序逻辑分析163
6.2 时序逻辑元件的功能变换166
6.3 同步时序逻辑的设计169
6.3.1 小型同步时序逻辑设计实例169
6.3.2 串行加法器的设计178
6.3.3 计数器的设计181
6.3.4 中型同步时序逻辑设计188
6.3.5 序列信号发生器的设计194
6.3.6 状态化简198
6.4 异步时序逻辑的分析204
6.5 小结205
习题206
第7章 综合逻辑设计213
7.1 算法状态机213
7.2 算术逻辑单元结构的设计218
7.3 总线结构的设计221
7.4 存储部件的设计225
7.5 小结230
习题231
第8章 逻辑设计的VHDL语言234
8.1 VHDL入门需掌握的基本知识234
8.2 命名规则和注释235
8.3 对象及其说明、运算和赋值235
8.3.1 信号、变量和常量235
8.3.2 数据类型236
8.3.3 信号、变量和常量的说明237
8.3.4 常用运算符238
8.3.5 赋值语句239
8.4 if语句、case语句和process语句的使用240
8.4.1 if语句240
8.4.2 process语句241
8.4.3 case语句246
8.5 设计实体248
8.5.1 实体（entity）248
8.5.2 结构体（architecture）250
8.6 层次结构设计253
8.6.1 component语句和port map语句254
8.6.2 用层次结构设计方法设计一个与或门255
8.7 一个通用寄存器组的设计257
8.7.1 设计要求257
8.7.2 设计方案257
8.7.3 设计实现258
8.8 用VHDL语言设计硬件的几点建议260
8.9 小结261
习题262
第9章 逻辑设计环境及实例274
9.1 在Quartus kⅡ9.0中用原理图设计的实例274
9.1.1 基本门路设计274
9.1.2 加法器设计281
9.2 在QuartusⅡ9.0中用VHDL设计的实例283
9.2.1 编码器的设计283
9.2.2 译码器的设计284
9.2.3 寄存器的设计285
9.2.4 计数器的设计286
9.2.5 分频器的设计287
9.3 在Quartus Ⅱ 9.0中数字系统综合设计实例289
9.3.1 扫描数码管显示289
9.3.2 交通灯控制器的设计实现293
9.4 小结296