ADSP系列数字信号处理器原理PDF|Epub|txt|kindle电子书版本网盘下载

ADSP系列数字信号处理器原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

上篇 AD-21xx系列16位定点数字信号处理器3

第1章 定点DSP概述3

1.1 功能单元3

目录3

1.2 存储器和系统接口4

1.3 指令集4

1.4 DSP性能4

1.5 核心结构5

1.6 片内外设6

1.7 ADSP-21xx系列的开发工具6

2.1 概述7

第2章 ADSP-21xx计算单元7

2.2 算术／逻辑单元（ALU）9

2.2.1 ALU的框图9

2.2.2 ALU标准功能11

2.2.3 ALU的输入／输出寄存器12

2.2.4 多精度能力12

2.2.5 ALU的饱和模式12

2.2.6 ALU的溢出锁存模式12

2.2.7 除法13

2.3 乘法／累加器（MAC）15

2.2.8 ALU的状态位15

2.3.1 MAC框图的讨论16

2.3.2 MAC操作17

2.4 桶形移位器21

2.4.1 移位器框图讨论21

2.4.2 移位器的操作26

第3章 ADSP-21xx程序控制和数据地址产生31

3.1 程序控制器31

3.1.1 下一个程序地址选择逻辑31

3.1.2 程序计数器和PC堆栈31

3.1.4 循环比较器及其堆栈33

3.1.3 循环计数器和堆栈33

3.2 程序控制指令35

3.3 中断37

3.3.1 中断服务的过程38

3.3.2 设置中断38

3.3.3 中断响应时间40

3.4 状态寄存器和状态堆栈41

3.4.1 算术状态寄存器（ASTAT）41

3.4.2 堆栈状态寄存器（SSTAT）42

3.4.3 模式状态寄存器（MSTAT）43

3.5 条件指令44

3.6 TOPPCSTACK45

3.7 数据地址的生成46

3.7.1 数据地址发生器（DAG）46

3.7.2 数据存取的编程49

3.7.3 PMD-DMD总线交换50

3.8 定时器51

第4章 ADSP-21xx串口54

4.1 端口的基本情况54

4.2 同步串口的编程56

4.3 SPORT的使能58

4.4 串行时钟59

4.5 串口字长60

4.6 串行字成帧选项60

4.7 串口设置举例61

4.8 时序举例62

4.9 压扩和数据格式67

4.10 自动缓冲68

4.11 多通道功能71

4.12 SPORT的定时73

5.1 HIP管脚介绍79

第5章 ADSP-21xx主机接口79

5.2 HIP功能描述80

5.3 HIP的操作82

5.4 HIP中断84

5.5 主机接口的时序85

5.6 通过HIP的引导加载88

第6章 ADSP-21xx模拟接口91

6.1 A/D转换92

6.1.1 模拟输入92

6.1.2 ADC92

6.2.1 DAC94

6.2 D/A转换94

6.2.2 差分输出放大器95

6.3 模拟接口的操作95

6.3.1 存储器映射的控制寄存器95

6.3.2 存储器映射的数据寄存器96

6.3.3 ADC和DAC中断97

6.4 电路设计中的考虑100

6.4.1 模拟信号接口100

6.4.2 模拟信号输出101

6.4.3 参考电压滤波电容102

7.1 程序存储器接口103

第7章 ADSP-21xx存储器接口103

7.1.1 片外程序存储器的读和写104

7.1.2 程序存储器映像105

7.1.3 ROM程序存储器映像107

7.2 数据存储器接口109

7.3 引导存储器接口112

7.4 总线请求／总线响应115

7.5 ADSP-2181的存储器接口117

7.5.1 ADSP-2181程序存储器接口118

7.5.2 ADSP-2181的数据存储器接口121

7.5.4 ADSP-2181的I/O存储器空间122

7.5.3 ADSP-2181的字节存储器接口122

7.5.5 ADSP-2181复合存储器选择123

7.5.6 外部存储器读124

7.5.7 外部存储器写124

第8章 ADSP-21xx DMA接口126

8.1 BDMA接口127

8.1.1 BDMA接口的功能127

8.1.2 BDMA控制寄存器128

8.1.3 字节存储器字的格式130

8.1.4 BDMA引导131

8.2.1 IDMA接口的管脚132

8.2 IDMA接口132

8.2.2 IDMA接口功能133

8.2.3 通过IDMA修改控制寄存器135

8.2.4 IDMA接口时序135

8.2.5 通过IDMA接口的引导装载139

8.2.6 DMA周期窃取、DMA延迟和？确认139

第9章 ADSP-21xx系统接口141

9.1 时钟信号141

9.3 软件强制重引导143

9.2 复位143

9.4 外部中断144

9.5 标志管脚144

9.6 休眠145

9.6.1 休眠控制146

9.6.2 进入休眠146

9.6.3 退出休眠状态147

9.6.4 唤醒后的启动时间148

9.6.5 休眠期间处理器的运行149

9.6.7 PWDACK管脚151

9.6.8 不可屏蔽的休眠中断151

9.6.6 最低功耗的条件151

第10章 ADSP-21xx的硬件设计和软件编程153

10.1 系统开发过程153

10.2 ADSP-2100的内部寄存器154

10.2.1 数据地址发生器156

10.2.2 程序控制器156

10.2.3 计算单元157

10.2.6 串口158

10.2.8 主机接口158

10.2.7 存储器接口和SPORT使能158

10.2.5 定时器158

10.2.4 总线交换158

10.2.9 模拟接口159

10.3 编程实例159

10.3.1 对设置程序的讨论161

10.3.2 对中断程序的讨论162

10.4 硬件设计实例162

10.4.1 利用总线请求和确认信号从主机引导162

10.4.2 串口和编解码器的接口164

10.4.3 串口和DAC接口165

10.4.4 串口和ADC接口165

10.4.6 80C51和主机接口的连接167

10.4.5 串口和串口接口167

下篇 ADSP-2106x系列32位浮点数字信号处理器171

第11章 浮点DSP概述171

第12章 ADSP-2106x的计算单元174

12.1 概述174

12.2 IEEE浮点数的运算175

12.3 定点运算176

12.4 舍入方式176

12.5 算术逻辑单元（ALU）176

12.5.2 ALU的操作模式177

12.5.1 ALU运算177

12.5.3 ALU的状态标志178

12.6 乘法器180

12.6.1 乘法器的运算180

12.6.2 定点结果181

12.6.3 定点运算182

12.6.4 浮点操作模式182

12.6.5 乘法器的状态标志183

12.7 移位器184

12.7.1 移位器的操作185

12.7.2 位段的放置和截取指令185

12.7.3 移位器状态标志187

12.8 多功能计算188

12.9 数据寄存器组188

第13章 ADSP-2106x的程序控制190

13.1 概述190

13.1.1 指令周期190

13.1.2 程序控制器的结构191

13.2 程序控制器的操作193

13.3 条件指令的执行…………………………………？194

13.4 分支（CALL,JUMP,RTS,RTI）196

13.5 循环（DO UNTIL）198

13.5.1 循环的限制和短循环199

13.5.2 循环地址堆栈201

13.5.3 循环计数器和堆栈202

13.6 中断203

13.6.1 中断响应时间204

13.6.2 中断向量表206

13.6.3 中断锁存寄存器（IRPTL）207

13.6.4 中断优先级207

13.6.5 中断屏蔽和控制207

13.6.6 状态堆栈的保存和恢复208

13.6.8 为再次使用而清除当前中断209

13.6.7 软件中断209

13.6.10 多处理器的向量中断（VIRPT）210

13.6.9 外部中断时序和触发210

13.7 定时器211

13.8 堆栈标志213

13.9 IDLE和IDLE16指令214

13.10 指令缓冲器214

第14章 ADSP-2106x的数据寻址218

14.1 概述218

14.2 DAG寄存器219

14.3.1 地址的输出和修改220

14.3 DAG操作220

14.3.2 循环缓冲区的寻址221

14.3.3 位反序寻址223

14.4 DAG寄存器的传送224

第15章 ADSP-2106x存储器226

15.1 概述226

15.2 ADSP-2106x存储器图230

15.3 内部存储器组织和字长237

15.3.1 32位字和48位字237

15.3.3 32位字和48位字混合的基本示例239

15.3.2 32位字和48位字混合块239

15.3.4 16位短字241

15.3.5 具有更佳间隔尺寸的32位字和48位字混合242

15.3.6 为32位数据和40位数据配置存储器245

15.4 外部存储器接口246

15.4.1 外部存储器组247

15.4.2 未分组的存储器和引导存储器选择线（BMS）248

15.4.3 等待状态和应答248

15.4.4 DRAM页边界检测251

15.5 外部存储器访问时序253

第16章 ADSP-2106x的DMA256

16.1 概述256

16.2 DMA控制寄存器259

16.2.1 外部口DMA控制寄存器260

16.2.2 串口DMA控制263

16.2.3 链路口DMA控制263

16.2.4 共享DMA通道的端口选择265

16.2.5 DMA通道状态寄存器（DMASTAT）265

16.3 DMA控制器操作266

16.3.1 DMA通道参数寄存器267

16.3.3 DMA通道优先级269

16.3.2 内部请求和应答269

16.3.4 为DMA链271

16.3.5 DMA中断274

16.3.6 启动和停止DMA序列275

16.4 外部口DMA275

16.4.1 外部口先进先出缓冲区（EPBx）275

16.4.2 内部和外部地址的产生276

16.4.3 外部口DMA模式277

16.4.4 ADSP-2106x处理器间DMA的系统配置281

16.4.5 DMA硬件接口282

16.5 DMA传输量283

16.6 二维DMA284

第17章 ADSP-2106x多处理器系统286

17.1 概述286

17.2 多处理器系统的结构288

17.3 多处理器总线仲裁290

17.3.1 总线仲裁协议291

17.3.2 总线仲裁优先权（RPBA）294

17.3.3 总线控制权的时限294

17.3.4 核优先访问295

17.3.5 复位后的总线同步296

17.5.1 单字传输298

17.4 直接读写从处理器298

17.5 通过EPBx缓冲的数据传输298

17.5.2 DMA传输299

17.6 总线锁定和信号量299

17.7 处理器间消息传递和向量中断301

17.7.1 消息传递（MSGRx）301

17.7.2 向量中断（VIRPT）302

17.8 SYSTAT寄存器中的状态位303

第18章 ADSP-2106x主机接口304

18.1 概述304

18.2.1 总线请求306

18.2 主机对ADSP-2106x的控制306

18.2.2 异步传输308

18.2.3 同步传输310

18.2.4 用？解决主机接口死锁310

18.3 直接读写从机311

18.4 通过EPBx的数据传输313

18.4.1 单字节数据的传输313

18.4.2 DMA传输314

18.5 数据打包314

18.8 系统总线接口318

18.7 处理器间的消息和向量中断318

18.6 SYSTAT寄存器状态位318

18.8.1 对ADSP-2106x总线的访问——ADSP-2106x为从机319

18.8.2 对系统总线的访问——ADSP-2106x为控制者320

18.8.3 使用本地存储器的多处理器技术322

18.8.4 ADSP-2106x和微处理器的接口322

第19章 ADSP-2106x链路口324

19.1 概述324

19.2 链路口控制寄存器326

19.3 握手控制信号330

19.4 链路缓冲331

19.5 链路口DMA通道332

19.6 链路口中断333

19.7 传送错误检测、令牌传递和链路传送信号线335

19.8 系统设计实例：本地DRAM接口337

19.9 程序实例337

第20章 ADSP-2106x串行口349

20.1 概述349

20.2 串口控制寄存器和数据缓冲区351

20.3 数据字格式356

20.4 时钟信号选择358

20.5 帧同步信号选择359

20.6 多通道操作361

20.6.1 多通道模式下的帧同步362

20.6.2 STCTL和SRCTL中的多通道控制位363

20.6.3 多通道选择寄存器363

20.6.4 串口接收比较寄存器364

20.7 串口和内存的数据传输365

20.7.1 DMA块传输365

20.7.2 单字传输方式368

20.8 串口自环和串口引脚驱动368

20.9 串口编程示例369

第21章 ADSP-2106x系统设计374

21.1 ADSP-2106x引脚374

21.1.1 引脚定义374

21.1.2 复位后引脚的状态378

21.1.3 ？和CLKIN379

21.1.4 中断和定时器引脚379

21.1.5 标志引脚380

21.1.6 JTAG接口引脚381

21.2 EZ-ICE仿真器381

21.3 输入信号的调理383

21.4 高频设计补偿384

21.5 引导388

21.5.1 引导方式的选择389

21.5.2 EPROM引导389

21.5.3 主机引导392

21.5.4 链路口引导393

21.5.5 多处理器引导393

21.5.6 非引导模式395

21.5.7 中断向量表位置395

21.6 编程时的设计要点395

21.6.1 额外需要的周期395

21.6.4 不允许的DAG寄存器传送397

21.6.2 延迟分支跳转的限制397

21.6.3 循环缓冲区的初始化397

21.6.5 对寄存器组（堆）的两次写398

21.6.6 计算单元398

21.6.7 存储器空间的访问限制398

21.6.8 在一个存储器块中混合存储32位字和48位字398

21.6.9 16位短字398

21.6.10 双数据访问398

21.7 数据延迟、响应时间及吞吐量399

21.8 执行延迟400