数字逻辑电路分析与设计PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑电路分析与设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第0章 绪论1

0.1 计算机历史1

0.1.1 最初的机械计算机1

0.1.2 早期的电子计算机1

0.1.3 前四代计算机2

0.1.4 第五代计算机以及未来2

0.2 数字系统3

0.2.1 数字与模拟系统3

0.2.2 层次化的数字系统设计4

0.3 可储存程序的数字计算机的体系结构8

0.3.1 计算机指令9

0.3.2 计算机中信息表示方法10

0.3.3 计算机硬件11

0.3.4 计算机软件12

0.4 小结14

参考文献14

第1章 数制与编码15

1.1 数制格式15

1.1.1 位置表示法15

1.1.2 常用的数制格式16

1.2 运算17

1.2.1 二进制运算18

1.2.2 八进制运算20

1.2.3 十六进制运算22

1.3 数制的转换24

1.3.1 转换方法24

1.3.2 通用的转换算法27

1.3.3 格式A到格式B＝Ak的转换方法28

1.4 有符号数的表示29

1.4.1 符号-幅度表示法30

1.4.2 补码表示法31

1.5 计算机编码42

1.5.1 数字编码43

1.5.2 字符和其他编码47

1.5.3 检错码和纠错码50

1.6 本章小结57

参考文献58

习题58

第2章 逻辑代数61

2.1 布尔代数的基本原理61

2.1.1 基本公理61

2.1.2 公理的文氏图表示62

2.1.3 对偶性64

2.1.4 布尔代数的基本定理65

2.2 开关函数71

2.2.1 真值表73

2.2.2 开关函数的代数形式74

2.2.3 标准形式的推导81

2.2.4 不完全确定函数82

2.3 开关电路84

2.3.1 逻辑门电路84

2.3.2 基本的逻辑功能器件85

2.4 组合电路的分析95

2.4.1 代数方法96

2.4.2 时序图的分析98

2.5 组合电路的设计综合102

2.5.1 与-或／与非电路网络102

2.5.2 或-与／或非电路网络103

2.5.3 两级电路结构104

2.5.4 与-或-反电路106

2.5.5 因子提取法107

2.6 应用108

2.7 逻辑电路的计算机辅助设计111

2.7.1 设计周期111

2.7.2 数字电路建模112

2.7.3 设计综合和输入工具117

2.7.4 逻辑仿真122

2.8 本章小结131

参考文献131

习题132

第3章 开关函数的化简137

3.1 化简目的137

3.2 最小化方法的特点138

3.3 卡诺图139

3.3.1 维恩图和真值表的关系139

3.3.2 四个及四个以上变量的卡诺图140

3.4 标准形式的函数在卡诺图中的表示141

3.5 应用卡诺图化简开关函数146

3.5.1 卡诺图简化函数的原则147

3.5.2 开关函数化简的术语148

3.5.3 卡诺图推导函数最小SOP形式的算法149

3.6 卡诺图化简逻辑函数（POS形式）155

3.6.1 POS形式化简中的术语155

3.6.2 卡诺图推导POS形式最简表达式的算法155

3.7 含不定项的函数160

3.8 使用卡诺图消除组合电路的时序竞争162

3.9 Q-M表格法化简方法166

3.9.1 覆盖流程169

3.9.2 带不定项的函数化简172

3.9.3 多输出系统的化简173

3.10 Petrick算法176

3.11 计算机辅助的函数化简177

3.11.1 开关函数的合并项表示179

3.11.2 求解主蕴含项的逻辑代数方法180

3.11.3 找出基本主蕴含项181

3.11.4 完成最小覆盖集合182

3.11.5 其他化简算法184

3.12 本章小结185

参考文献185

习题185

第4章 组合逻辑电路器件193

4.1 自顶向下的模块化设计方法193

4.2 译码器195

4.2.1 译码器电路结构195

4.2.2 使用译码器实现逻辑功能196

4.2.3 使能输入端198

4.2.4 标准MSI译码器200

4.2.5 译码器的应用203

4.3 编码器207

4.3.1 编码器电路结构208

4.3.2 标准MSI编码器212

4.4 多路复用器／数据选择器213

4.4.1 多路复用器电路结构214

4.4.2 标准MSI多路复用器216

4.4.3 多路复用器的应用221

4.5 多路分配器／数据分配器224

4.6 二进制算术单元226

4.6.1 基本二进制加法电路226

4.6.2 MSI二进制加法器模块228

4.6.3 高速加法单元231

4.6.4 二进制减法电路234

4.6.5 算术溢出检测236

4.7 比较器237

4.8 设计实例：计算机的算术逻辑单元241

4.9 模块化系统的计算机辅助设计247

4.9.1 设计库248

4.9.2 绘制层次化原理图248

4.10 层次化系统的仿真251

4.11 本章小结252

参考文献252

习题253

第5章 可编程逻辑器件与组合逻辑电路设计259

5.1 半定制逻辑器件259

5.2 逻辑阵列电路260

5.2.1 二极管数字逻辑电路260

5.2.2 “与”逻辑阵列和“或”逻辑阵列261

5.2.3 两级与-或阵列263

5.2.4 现场可编程“与”阵列和“或”阵列266

5.2.5 输出极性控制268

5.2.6 双向管脚控制以及信号反馈输入269

5.2.7 商用可编程逻辑芯片272

5.3 现场可编程逻辑阵列273

5.3.1 FPLA的电路结构273

5.3.2 利用FPLA实现逻辑函数273

5.4 通用只读存储器278

5.4.1 PROM电路结构278

5.4.2 用PROM器件实现逻辑函数278

5.4.3 查找表281

5.4.4 通用只读存储器的应用282

5.4.5 只读存储器技术282

5.5 可编程逻辑阵列284

5.5.1 PAL电路结构284

5.5.2 用PAL实现逻辑函数功能285

5.5.3 PAL的输出和反馈选项286

5.6 PLD设计的CAD辅助设计工具290

5.6.1 用PDL语言设计PLD291

5.6.2 PDL描述文件的处理295

5.7 本章小结296

参考文献296

习题297

第6章 时序电路器件入门298

6.1 时序电路的模型298

6.1.1 方框图表示298

6.1.2 状态表和状态图299

6.2 存储单元301

6.3 锁存器302

6.3.1 置位／复位型锁存器302

6.3.2 门控SR锁存器307

6.3.3 延迟锁存器308

6.4 触发器313

6.4.1 主从SR触发器314

6.4.2 主从式D触发器315

6.4.3 主从式JK触发器316

6.4.4 边沿触发式D触发器318

6.4.5 边沿触发的JK触发器320

6.4.6 T触发器321

6.4.7 锁存器和触发器的小结323

6.5 其他的存储器件324

6.6 定时电路324

6.6.1 单脉冲电路324

6.6.2 555定时器324

6.7 时序电路的原型设计326

6.8 本章小结329

参考文献329

习题329

第7章 时序逻辑器件335

7.1 移位寄存器335

7.1.1 通用移位寄存器336

7.1.2 标准TTL移位寄存器器件337

7.2 电路设计实例346

7.2.1 串行加法单元346

7.2.2 串行累加器347

7.2.3 并行累加器348

7.3 计数器348

7.3.1 同步二进制计数器348

7.3.2 异步二进制计数器352

7.3.3 减计数器355

7.3.4 加／减计数器355

7.4 模N计数器358

7.4.1 同步BCD计数器358

7.4.2 异步BCD计数器360

7.4.3 模6和模12计数器363

7.4.4 异步复位型模N计数器366

7.4.5 同步复位型模N计数器366

7.5 采用移位寄存器设计的计数器367

7.5.1 环形计数器368

7.5.2 扭环计数器371

7.6 多序列计数器376

7.7 数字小数比例乘法器376

7.7.1 TTL比例乘法器378

7.7.2 级联的数字比例乘法器381

7.8 本章小结382

参考文献382

习题383

第8章 同步时序电路的分析和设计386

8.1 同步时序电路模型386

8.1.1 Mealy型时序电路387

8.1.2 Moore型时序电路388

8.2 时序电路的分析389

8.2.1 时序电路状态图的分析390

8.2.2 时序逻辑电路图的分析390

8.2.3 小结398

8.3 同步时序电路的综合399

8.3.1 电路综合的过程400

8.3.2 触发器的输入表401

8.3.3 JK触发器的方程推导法403

8.3.4 设计实例404

8.3.5 算法状态机图420

8.3.6 独热有限状态机的设计步骤424

8.4 具有不定态的电路427

8.4.1 状态赋值和电路实现428

8.5 时序电路的计算机辅助设计429

8.5.1 设计输入和综合430

8.5.2 设计分析和验证434

8.6 本章小结436

参考文献437

习题437

第9章 时序电路的简化444

9.1 冗余状态444

9.1.1 等价状态444

9.1.2 等价和相容445

9.2 状态化简（状态完全确定的时序电路）446

9.2.1 状态观察446

9.2.2 状态分组447

9.2.3 状态蕴含表449

9.3 状态不定时序电路的状态化简452

9.3.1 状态的相容性453

9.3.2 化简过程456

9.4 最佳状态赋值方法462

9.4.1 特殊状态赋值463

9.4.2 状态赋值的原则465

9.4.3 分组法472

9.4.4 最优状态赋值475

9.5 本章小结475

参考文献476

习题476

第10章 异步时序电路设计480

10.1 异步时序电路的分类480

10.2 脉冲模式异步时序电路分析481

10.3 脉冲模式异步时序电路的设计486

10.3.1 脉冲模式异步时序电路设计过程486

10.4 基本模式异步时序电路分析492

10.4.1 分析方法概述494

10.4.2 表格表示法495

10.4.3 分析过程496

10.5 基本模式异步时序电路设计498

10.5.1 综合过程498

10.6 竞争、死锁和冒险506

10.6.1 竞争与死锁507

10.6.2 竞争的避免510

10.6.3 无“临界”竞争的状态赋值512

10.6.4 “冒险”516

10.6.5 电路分析518

10.7 本章小结518

参考文献518

习题518

第11章 时序电路可编程逻辑器件528

11.1 输出锁存的可编程控制器件528

11.1.1 现场可编程逻辑序列发生器532

11.1.2 带输出锁存的PAL536

11.1.3 带可编程逻辑宏单元的PLD537

11.2 可编程门阵列544

11.2.1 逻辑单元阵列544

11.2.2 ACT FPGA器件549

11.3 时序电路设计与PLD器件的选择551

11.4 PLD设计实例552

11.5 时序PLD的计算机辅助设计557

11.5.1 用PDL设计时序电路559

11.5.2 对PDL描述文件的处理563

11.6 本章小结565

参考文献565

习题565

第12章 逻辑电路的测试及可测试性设计570

12.1 数字逻辑电路测试570

12.2 故障模型571

12.3 组合逻辑电路测试572

12.3.1 测试向量产生573

12.3.2 不可测故障579

12.3.3 多输出电路580

12.3.4 故障检测向量集581

12.3.5 故障定位和诊断584

12.3.6 随机测试585

12.4 时序逻辑电路测试586

12.5 可测性设计589

12.5.1 扫描路径设计589

12.6 内置自测电路593

12.6.1 伪随机测试向量生成593

12.6.2 特征分析595

12.6.3 内置逻辑块观测单元598

12.7 板级和系统级边界扫描600

12.8 本章小结603

参考文献603

习题604

第13章 系统设计实例609

13.1 自动老虎游戏机609

13.1.1 问题提出609

13.1.2 系统需求和解决方案610

13.1.3 逻辑设计611

13.2 汽车密码锁619

13.2.1 问题的提出619

13.2.2 系统需求619

13.2.3 逻辑设计621

13.3 单车道交通控制器626

13.3.1 系统需求627

13.3.2 逻辑设计629

13.4 超市收款机634

13.4.1 系统需求635

13.4.2 逻辑设计635