图书介绍
VHDL语言程序设计及应用 第2版PDF|Epub|txt|kindle电子书版本网盘下载
- 姜立冬编著 著
- 出版社： 北京：北京邮电大学出版社
- ISBN：756350897X
- 出版时间：2004
- 标注页数：337页
- 文件大小：17MB
- 文件页数：351页
- 主题词：硬件描述语言，VHDL－程序设计
PDF下载
下载说明
VHDL语言程序设计及应用 第2版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 VHDL语言概述1
1.1 硬件描述语言（HDL）1
1.1.1 HDL语言的产生1
目录1
1.1.2 HDL语言的种类2
1.1.3 VHDL语言的发展历史3
1.2 VHDL语言的特点3
1.2.1 VHDL语言的优点3
1.2.2 VHDL语言的缺点4
1.3 VHDL语言的开发流程5
1.3.1 VHDL语言的开发流程图5
1.3.2 VHDL语言的开发步骤5
本章小结7
习题17
2.1.1 常量8
第2章 VHDL语言程序的元素8
2.1 VHDL语言的对象8
2.1.2 信号9
2.1.3 变量10
2.1.4 文件10
2.1.5 信号和变量的区别11
2.2 VHDL语言的数据类型13
2.2.1 标准定义的数据类型13
2.2.2 用户定义的数据类型15
2.2.3 VHDL语言程序中常用的数据类型22
2.3 VHDL语言的运算符23
2.3.1 逻辑运算符23
2.3.2 算术运算符24
2.3.3 关系运算符25
2.3.4 并置运算符26
2.4 VHDL语言的标识符27
2.4.1 短标识符27
2.3.5 各个运算符的优先级27
2.4.2 扩展标识符28
2.5 VHDL语言的词法单元28
2.5.1 注释28
2.5.2 数字29
2.5.3 字符和字符串29
2.5.4 位串29
本章小结30
习题230
第3章 VHDL语言程序的结构32
3.1 VHDL语言程序的结构组成32
3.1.1 库32
3.1.3 实体说明33
3.1.2 程序包33
3.1.4 结构体34
3.1.5 配置34
3.2 实体说明36
3.2.1 类属参数说明36
3.2.2 端口说明38
3.2.3 实体说明39
3.3 结构体39
3.3.1 结构体的书写格式39
3.3.2 结构体的3种描述方式41
3.4 库46
3.4.1 库的概念及使用46
3.4.2 常见的库47
3.5 程序包49
3.5.1 程序包的书写结构49
3.5.2 常见的程序包50
本章小结51
习题352
第4章 VHDL语言结构体的子结构53
4.1 块语句53
4.1.1 块语句的书写结构53
4.1.2 块语句的保护54
4.1.3 块语句的一个完整实例55
4.1.4 块语句的嵌套57
4.2 进程语句58
4.2.1 进程语句的书写结构59
4.2.2 进程语句的启动60
4.2.3 进程语句的同步60
4.3 子程序1——过程62
4.3.1 过程的书写结构63
4.3.2 过程在不同位置的定义65
4.3.3 过程调用66
4.4 子程序2——函数67
4.4.1 函数的书写结构67
4.4.2 函数在不同位置的定义69
4.4.3 函数的调用70
4.5 VHDL语言中的重载72
4.5.1 重载的概念72
4.5.2 子程序重载的两种方式72
4.5.3 运算符重载77
本章小结79
习题480
第5章 VHDL语言的顺序描述语句81
5.1 信号赋值语句和变量赋值语句81
5.2.1 WAIT ON语句83
5.2 WAIT语句83
5.2.2 WAIT UNTIL语句84
5.2.3 WAIT FOR语句85
5.2.4 超时等待的处理87
5.3 IF语句89
5.3.1 IF语句的书写结构89
5.3.2 IF_THEN语句89
5.3.3 IF_THEN_ELSE语句90
5.3.4 IF_THEN_ELSIF ELSE语句91
5.4 CASE语句92
5.5 LOOP语句94
5.5.1 FOR LOOP语句94
5.5.2 WHILE LOOP语句96
5.6 跳出循环的语句97
5.7 RETURN语句98
5.8 NULL语句99
5.9 顺序断言语句100
5.10 REPORT语句101
本章小结102
习题5103
第6章 VHDL语言的并行描述语句104
6.1 进程语句104
6.2 并行信号赋值语句107
6.2.1 并发信号赋值语句107
6.2.2 条件信号赋值语句109
6.2.3 选择信号赋值语句111
6.3 并行断言语句112
6.4 参数传递语句113
6.5 元件例化语句115
6.6 生成语句118
6.6.1 FOR_GENERATE语句118
6.6.2 IF_GENERATE语句120
本章小结122
习题6123
第7章 VHDL语言的预定义属性124
7.1 值类属性124
7.1.1 常用数据类型的值类属性124
7.1.2 数组的值类属性125
7.1.3 块的值类属性126
7.2 函数类属性127
7.2.1 数据类型属性函数128
7.2.2 数组属性函数128
7.2.3 信号属性函数130
7.3 信号类属性132
7.3.1 属性′delayed［（t）］132
7.3.2 属性′stable［（t）］134
7.4 数据类型类属性136
7.5 数据范围类属性137
本章小结138
习题7139
第8章 VHDL语言的配置140
8.1 默认连接和默认配置140
8.1.1 默认连接140
8.1.2 默认配置141
8.2 元件配置143
8.2.1 元件的低层配置144
8.2.2 元件的实体-结构体对配置145
8.3 块的配置146
8.3.1 块的低层配置146
8.3.2 块的实体-结构体对配置148
8.4 结构体的配置149
习题8150
本章小结150
9.1 基本门电路152
9.1.1 二输入与门电路152
第9章 组合电路的VHDL语言程序设计152
9.1.2 其他简单门电路154
9.1.3 多输入简单门电路155
9.1.4 三态门电路157
9.1.5 总线缓冲器158
9.2 编码器160
9.2.1 普通编码器160
9.2.2 优先编码器161
9.3 译码器164
9.3.1 变量译码器164
9.3.2 码制变换译码器165
9.4 选择器167
9.5.1 通用加法器168
9.5 运算器168
9.5.2 比较器170
本章小结171
习题9172
第10章 时序电路的VHDL语言程序设计173
10.1 触发器173
10.1.1 D触发器173
10.1.2 JK触发器179
10.1.3 T触发器180
10.1.4 锁存器181
10.2 寄存器和移位寄存器183
10.2.1 寄存器183
10.2.2 串入／串出移位寄存器185
10.2.3 串入／并出移位寄存器186
10.2.4 循环移位寄存器188
10.3 计数器190
10.3.1 计数器简介190
10.3.2 二进制同步计数器190
10.3.3 同步可逆计数器192
10.3.4 异步计数器194
本章小结196
习题10196
第11章 有限状态机197
11.1 有限状态机的基本概念197
11.2 有限状态机的基本描述199
11.2.1 有限状态机的描述方式199
11.2.2 一个Moore型有限状态机的设计实例200
11.3 有限状态机的同步和复位210
11.3.1 输出信号的同步210
11.3.2 有限状态机的同步复位212
11.3.3 有限状态机的异步复位215
11.4 改进的Moore型有限状态机217
11.4.1 状态作为输出信号217
11.4.2 并行输出寄存器的译码输出220
本章小结223
习题11224
第12章 应用实例——数字密码引爆器的设计225
12.1 数字密码引爆器的具体功能225
12.2 顶层模块的VHDL语言程序226
12.2.1 顶层实体说明的VHDL语言程序227
12.2.2 顶层结构体的设计及其VHDL语言程序228
12.3 底层模块的分析及其VHDL语言程序235
12.3.1 输入消抖同步电路235
12.3.2 编码电路237
12.3.4 预置密码电路239
12.3.3 比较电路239
12.3.5 计数器选择电路240
12.3.6 控制指示灯电路241
12.3.7 分频电路242
12.3.8 七段显示译码电路245
12.3.9 其他简单电路247
12.4 控制器模块的分析及其VHDL语言程序248
本章小结253
习题12254
第13章 应用实例——微处理器的设计287
第14章 XILINX ISE 5.1i的使用入门287
14.1 XILINX ISE5.1i简介287
14.2 XILINX ISE5.1i的入门288
14.2.1 运行ISE5.1i开发系统288
14.2.3 HDL方式的源代码输入289
14.2.2 创建新的工程289
14.2.4 HDL方式的源代码综合293
14.2.5 源代码的Implement Design和下载文件生成303
14.3 ISE5.1i的原理图设计输入304
14.3.1 建立一个原理图输入文件304
14.3.2 例化计数器模块305
14.3.3 原理图中的连线操作306
14.3.4 添加网络名307
14.3.5 添加输入／输出管脚标记309
本章小结310
习题14311
附录1 保留字312
附录2 标准程序包313
附录3 一些有用的网址336
参考文献337