Verilog程序设计与EDA 第2版PDF|Epub|txt|kindle电子书版本网盘下载

Verilog程序设计与EDA 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

绪论1

0.1 关于Verilog HDL1

0.2 关于EDA2

第1章 Verilog HDL的基本结构与描述方式3

1.1 基本结构3

1.2 描述方式6

1.2.1 数据流描述方式6

1.2.2 行为描述方式9

1.2.3 结构化描述方式12

1.2.4 混合描述方式15

思考与习题17

第2章 Verilog HDL的基本要素18

2.1 标识符（identifier）18

2.2 格式与注释18

2.3 数据18

2.3.1 常量18

2.3.2 变量20

2.3.3 Verilog HDL四种基本的值20

2.4 数据类型21

2.4.1 线网类型21

2.4.2 寄存器类型23

2.5 操作符25

2.6 系统函数和系统任务27

2.7 编译预处理指令29

思考与习题30

第3章 Verilog HDL的基本语句31

3.1 赋值语句31

3.1.1 连续赋值语句和过程赋值语句31

3.1.2 阻塞赋值语句和非阻塞赋值语句32

3.2 块语句34

3.2.1 顺序块语句34

3.2.2 并行块语句35

3.3 条件语句37

3.3.1 if else语句37

3.3.2 case语句38

3.3.3 条件操作符构成的语句39

3.4 循环语句39

3.4.1 forever循环语句39

3.4.2 repeat循环40

3.4.3 while循环40

3.4.4 for循环41

3.5 结构说明语句42

3.5.1 task（任务）42

3.5.2 function（函数）43

3.6 行为描述语句44

3.6.1 initial语句44

3.6.2 always语句44

3.7 内置门语句47

3.7.1 多输入门47

3.7.2 多输出门48

3.7.3 使能门48

3.7.4 上拉和下拉49

3.8 内置开关语句49

3.8.1 mos开关50

3.8.2 cmos开关50

3.8.3 pass开关50

3.8.4 pass en开关50

3.9 用户定义原语UDP51

3.9.1 UDP的结构51

3.9.2 UDP的实例化应用52

3.9.3 组合电路UDP举例52

3.9.4 时序电路UDP举例53

3.10 force强迫赋值语句56

3.11 specify延迟说明块57

3.12 关于Verilog-2001新增的一些特性57

3.13 关于Verilog-200559

思考与习题60

第4章 组合电路设计61

4.1 简单组合电路设计61

4.1.1 表决电路61

4.1.2 码制转换电路63

4.1.3 比较器65

4.1.4 译码器67

4.2 复杂组合电路设计69

4.2.1 多位比较器69

4.2.2 多人表决器71

4.2.38 选1数据选择器71

4.2.4 一位全加（减）器72

4.2.54 位减法、加法器73

4.2.63 位、8位二进制乘法器设计75

思考与习题76

第5章 时序电路设计77

5.1 简单时序电路设计77

5.1.1 基本D触发器77

5.1.2 带异步清0、异步置1的D触发器77

5.1.3 带异步清0、异步置1的JK触发器79

5.1.4 锁存器和寄存器80

5.2 复杂时序电路设计81

5.2.1 自由风格设计81

5.2.2 有限状态机FSM87

5.3 时序电路设计中的同步与异步95

思考与习题96

第6章 仿真测试程序设计97

6.1 用Verilog HDL设计仿真测试程序97

6.1.1 七段数码管译码器测试模块97

6.1.2 分频器测试模块100

6.1.3 阻塞赋值与非阻塞赋值的测试模块101

6.1.4 序列检测器测试模块105

6.1.5 关于WARNING107

6.1.6 关于测试模块及其基本结构107

6.2 用ABEL-HDL设计仿真测试向量108

6.2.1 ABEL-HDL测试向量108

6.2.2 七段数码管译码器测试向量109

6.2.3 4位加法器测试向量110

6.2.4 序列检测器测试向量111

6.2.5 变模计数器测试向量113

6.3 Altera公司的Quartus II波形仿真115

思考与习题115

第7章 组合电路设计实例118

7.1 编码器118

7.2 译码器120

7.3 数据选择器123

7.4 数据分配器125

7.5 数值比较器128

7.6 通过EPM240开发板验证组合电路129

思考与习题130

第8章 时序电路设计实例131

8.1 序列检测器131

8.2 脉冲分配器140

8.3 8路抢答器143

8.4 数字跑表145

8.5 交通灯控制系统149

8.6 以2递增的变模计数器154

8.7 定时器的Verilog编程实现156

8.8 ATM信元的接收及空信元的检测系统162

8.9 点阵汉字显示系统167

8.10 通过EPM240开发板验证的几个时序电路177

8.10.1 8个发光二极管按8位计数器规律循环显示177

8.10.2 第1个数码管动态显示0～7178

8.10.3 4个数码管显示3210180

8.10.4 一段音乐演奏程序设计181

思考与习题184

第9章 EDA开发软件185

9.1 Xilinx公司的EDA开发软件185

9.1.1 Xilinx ISE Design Suite 13.x185

9.1.2 Xilinx ISE13应用举例185

9.2 Lattice公司的EDA开发软件200

9.2.1 ispDesignEXPERT应用201

9.2.2 ispDesignEXPERT应用举例203

9.2.3 ispLEVER Classic应用212

9.2.4 ispLEVER Classic应用实例214

9.2.5 Lattice Diamond简介221

9.3 Altera公司的EDA开发软件223

9.3.1 Quartus II简介223

9.3.2 Quartus II 9.0基本操作应用223

9.4 EDA开发软件和Modelsim的区别226

思考与习题226

附录1 Verilog关键字227

附录2 Nexys3 Digilent技术支持228

附录3 Nexys3开发板229

附录4 EPM240T100C5开发板230

参考文献231