图书介绍
PMC计算机设计与应用PDF|Epub|txt|kindle电子书版本网盘下载
- 姜咏江著 著
- 出版社： 北京：清华大学出版社
- ISBN：7302171890
- 出版时间：2008
- 标注页数：331页
- 文件大小：35MB
- 文件页数：349页
- 主题词：电子计算机－设计－高等学校－教材
PDF下载
下载说明
PMC计算机设计与应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 PMC计算机简介1
1.1 历史背景1
1.2 并行计算机冲突概述3
1.3 PU-MU-CHL并行结构5
1.3.1 计算机核心重组5
1.3.2 PU-MU-CHL结构7
1.4 PMC110计算机9
1.4.1 PMC11O计算机实体9
1.4.2 相关数据9
1.4.3 PMC110计算机的特色10
1.5 配套教材15
习题116
第2章 PMC110计算机操作17
2.1 PMC110计算机组织17
2.2 PMC110计算机逻辑结构18
2.3 指令系统19
2.3.1 指令设计19
2.3.2 指令格式和寻址方式21
2.3.3 指令全程与控制函数22
2.4 机器语言程序输入37
2.4.1 汇编例题37
2.4.2 程序输入与编译操作37
2.4.3 程序设计器的安装39
2.4.4 程序设计器的使用39
2.5 程序输入、装填与执行41
2.5.1 程序输入与装填41
2.5.2 输入编辑42
2.5.3 程序执行启动42
2.5.4 人机交互方式43
2.5.5 执行结果表示43
2.6 系统复位与复杂操作43
2.6.1 系统复位的方法44
2.6.2 缓冲区复位44
2.6.3 用复位输入操作44
2.7 需要知道的限制45
2.7.1 存储器的限制45
2.7.2 输入缓冲区的限制45
习题246
第3章 汇编程序设计与编译方法47
3.1 PMC110计算机的输入输出管理47
3.2 PMC110计算机的管理程序48
3.3 汇编语言程序设计49
3.3.1 汇编程序的基本结构50
3.3.2 指令的分类51
3.3.3 分支循环结构53
3.3.4 多重循环54
3.3.5 使用地址指针55
3.3.6 起泡排序58
3.4 宏指令61
3.4.1 宏指令格式61
3.4.2 无参数宏61
3.4.3 带参数的宏62
3.4.4 宏与函数62
3.5 编译方法62
3.5.1 编译的一般过程62
3.5.2 段内编译的例题63
3.5.3 PMC110计算机的编译方法64
3.5.4 机器编译方法65
3.5.5 用数据库软件设计编译器65
3.6 典型例题66
3.7 虚拟存储器结构设计71
3.7.1 虚拟存储执行的机制71
3.7.2 虚拟存储编程71
3.7.3 虚拟存储程序设计71
习题375
第4章 加减法计算器设计77
4.1 微指令计算机77
4.2 加减法计算器的结构78
4.3 寄存器设计79
4.3.1 QuartusⅡ启动及建立工程项目79
4.3.2 设计寄存器83
4.3.3 部件封装与修改88
4.4 加减法器设计过程90
4.4.1 加减法单元设计90
4.4.2 加减法器整体设计90
4.4.3 加减法计算器总线结构设计92
4.5 加减法计算器设计仿真93
4.5.1 项目工程编译93
4.5.2 建立波形文件95
4.5.3 设定仿真数据98
4.5.4 进行仿真99
4.6 PMC110板下载和操作验证99
4.6.1 建立下载工程99
4.6.2 数码管驱动程序100
4.6.3 连接驱动程序102
4.6.4 FPGA引脚与设备连接104
4.6.5 设计工程下载104
4.6.6 加法测试106
4.6.7 减法测试106
4.6.8 验证结论107
4.7 改进的加减法计算器107
4.7.1 8位加减法器107
4.7.2 加减法器输入输出设计108
4.7.3 总线结构设计108
4.7.4 下载连接程序110
4.7.5 8位加减运算测试112
习题4113
第5章 随机存储器设计115
5.1 存储部件的设计115
5.1.1 存储单元设计115
5.1.2 地址译码器设计116
5.1.3 存储器本体设计117
5.1.4 完整的存储器设计117
5.2 存储器总线结构119
5.3 仿真检测121
5.3.1 简单结构的检测121
5.3.2 实际下载连接122
5.3.3 检验写和读123
5.3.4 资源使用情况124
习题5125
第6章 同步阵列乘法器设计127
6.1 乘法器的设计127
6.1.1 阵列乘法器结构127
6.1.2 同步无符号乘法阵列128
6.1.3 前端绝对值处理128
6.1.4 后端值符号处理129
6.2 阵列乘法器仿真131
6.3 同步阵列乘法器下载与操作检测131
6.3.1 带总线监视机制的乘法器131
6.3.2 同PMC110板连接的驱动程序131
6.3.3 乘法器下载检测133
习题6134
第7章 同步阵列除法器设计135
7.1 理论除法器设计135
7.1.1 输入输出结构135
7.1.2 无符号除法器设计136
7.1.3 正负对称区间除法阵列136
7.2 实用除法器138
7.2.1 实用除法阵列电路138
7.2.2 分析流程139
7.2.3 最小数的判断139
7.2.4 除法器的仿真验证145
7.3 除法器的连接驱动145
7.4 除法器的下载检测147
习题7147
第8章 PMC计算机设计实例149
8.1 计算机设计实例说明149
8.1.1 PMC110核心计算机的一般结构149
8.1.2 计算机的设计目标150
8.2 器件设计150
8.2.1 8位加减法器设计150
8.2.2 同步计数器的设计151
8.2.3 堆栈指针的设计153
8.2.4 累加器设计154
8.2.5 节拍器的设计154
8.2.6 8位译码器的设计155
8.2.7 存储器的设计156
8.3 完整部件设计161
8.3.1 存储器部件161
8.3.2 ALU部件161
8.4 总线结构设计162
8.4.1 连接存储器和运算器162
8.4.2 累加器、计数器连入总线162
8.4.3 操作数寄存器、数据寄存器和输出寄存器连入总线164
8.5 指令系统设计165
8.5.1 确定指令系统165
8.5.2 指令全程分析167
8.5.3 计算机指令全程表167
8.6 控制器设计172
8.6.1 控制矩阵设计172
8.6.2 组织控制器175
8.7 输入接口设备设计175
8.7.1 缓冲区接口电路176
8.7.2 输入接口解决的问题177
8.7.3 操作系统的设计179
8.7.4 操作系统的发展180
8.8 总体设计180
8.8.1 顶层结构180
8.8.2 输入程序数据控制182
8.9 程序运行仿真183
8.9.1 仿真程序的输入方法183
8.9.2 观察仿真波形184
8.10 工程下载与检测185
8.10.1 时钟设计185
8.10.2 下载连接驱动程序189
8.10.3 检验程序设计195
8.11 计算机设计制作要掌握的知识200
习题8201
附录A Verilog HDL语言介绍203
A.1 Verilog HDL语言203
A.2 Verilog HDL语言的基本概念204
A.2.1 模块204
A.2.2 时延205
A.2.3 数据流描述方式206
A.2.4 行为描述方式207
A.2.5 结构化形式描述209
A.2.6 混合设计描述方式211
A.2.7 设计模拟211
A.3 Verilog HDL语言要素214
A.3.1 标识符214
A.3.2 注释215
A.3.3 格式215
A.3.4 系统任务和函数215
A.3.5 编译指令216
A.3.6 值集合219
A.3.7 数据类型222
A.3.8 参数229
A.4 表达式230
A.4.1 操作数230
A.4.2 操作符232
A.4.3 表达式种类241
A.5 门电路模型241
A.5.1 内置基本门242
A.5.2 多输入门242
A.5.3 多输出门244
A.5.4 三态门244
A.5.5 上拉、下拉电阻245
A.5.6 MOS开关246
A.5.7 双向开关247
A.5.8 门时延247
A.5.9 实例数组249
A.5.10 隐式线网249
A.5.11 简单示例250
A.5.12 解码器举例250
A.5.13 主从触发器举例251
A.5.14 奇偶电路252
A.6 用户定义的元语253
A.6.1 UDP的定义253
A.6.2 组合电路UDP253
A.6.3 时序电路UDP254
A.6.4 另一实例256
A.6.5 表项汇总256
A.7 数据流模型化257
A.7.1 连续赋值语句257
A.7.2 举例258
A.7.3 线网说明赋值258
A.7.4 时延259
A.7.5 线网时延260
A.7.6 举例261
A.8 行为建模262
A.8.1 过程结构262
A.8.2 时序控制266
A.8.3 语句块269
A.8.4 过程性赋值273
A.8.5 if语句278
A.8.6 case语句279
A.8.7 循环语句281
A.8.8 过程性连续赋值284
A.8.9 握手协议实例286
A.9 结构建模287
A.9.1 模块287
A.9.2 端口288
A.9.3 模块实例语句288
A.9.4 外部端口292
A.9.5 举例294
A.10 任务与函数296
A.10.1 任务296
A.10.2 函数298
A.10.3 系统任务和系统函数300
A.10.4 禁止语句310
A.10.5 命名事件311
A.10.6 结构描述方式和行为描述方式的混合使用313
A.10.7 层次路径名314
A.10.8 共享任务和函数316
A.10.9 值变转储文件317
A.10.10 指定程序块320
A.10.11 强度323
A.10.12 竞争状态324
附录B FPGA简介327
B.1 可编程逻辑设计技术327
B.1.1 ASIC与FPGA327
B.1.2 FPGA程序设计328
B.2 Cyclone EP1C6T的外形结构328
B.3 FPGA的内部结构330
参考文献332