FPGA嵌入式系统设计PDF|Epub|txt|kindle电子书版本网盘下载

FPGA嵌入式系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　FPGA实现嵌入式系统概述1

1.1　嵌入式系统概述1

1.1.1　嵌入式系统的组成1

1.1.2　嵌入式片上系统3

1.2 FPGA嵌入式系统的特性6

1.2.1 FPGA的基本特性6

1.2.2 FPGA实现嵌入式系统的优势8

1.2.3 FPGA DSP嵌入式系统9

1.2.4 FPGA微处理器嵌入式系统12

第2章　嵌入式系统设计17

2.1　数字系统的抽象表示17

2.2　系统设计的方法21

2.3　基于模型的系统设计方法24

2.4　IP核27

2.5　电子系统级——ESL设计32

2.6　AccelDSP软件工具35

第3章　VHDL及编程技巧37

3.1 VHDL简介37

3.1.1　关于VHDL37

3.1.2　VHDL代码的可综合性38

3.1.3　用VHDL语言设计的流程40

3.1.4　设计样例41

3.2　VHDL代码基本结构41

3.2.1　用户定义及库声明42

3.2.2　实体（ENTITY）描述44

3.2.3　结构体（构造体ARCHITECTURE）描述45

3.2.4　基本对象、数据类型及运算符47

3.2.5　并行语句结构52

3.2.6　顺序语句结构56

3.2.7　子程序及其引用63

3.2.8　包集合与库65

3.2.9　元器件配置66

3.2.10　电路设计实例69

3.3　VHDL编码风格82

3.3.1　用VHDL语言设计时提高硬件综合效率的主要策略83

3.3.2　优化系统速度的VHDL语言设计策略84

3.3.3　面积优化的VHDL语言设计策略87

3.3.4　提高设计性能的编程技巧90

3.4 VHDL设计例程参考94

第4章　FPGA的功能块硬核95

4.1　系统设计的同步时钟96

4.1.1　同步设计基本原理96

4.1.2 SoC中的PLL100

4.2 FPGA时钟电路105

4.2.1 Xesium全局时钟105

4.2.2　数字时钟管理（DCM）108

4.2.3　相位匹配时钟分频器（PMCD）114

4.2.4　ChipSync源同步116

4.2.5 RocketIO高速串行接口121

4.3　系统设计的逻辑资源125

4.3.1　逻辑资源的组成结构125

4.3.2　查找表（LUT）的逻辑功能128

4.3.3　存储元件130

4.4　系统芯片的存储器130

4.4.1　片内RAM130

4.4.2　分布RAM132

4.4.3　块RAM132

4.4.4　片外存储器接口144

4.5　输入／输出模块145

4.5.1　输入／输出接口标准145

4.5.2　数字控制阻抗（Digitally Control Impendance,DCI）149

4.5.3　输入／输出数据寄存器153

4.5.4　数据的SERDES159

第5章　数字系统设计流程（Xilinx ISE8.1i简明教程）165

5.1 ISE Foundation软件简介165

5.1.1 Xilinx ISE8.1i软件特性166

5.1.2 ISE8.1i软件的安装和使用环境167

5.1.3 FPGA设计流程175

5.2　用VHDL语言设计输入177

5.2.1　创建一个新工程178

5.2.2　创建一个VHDL代码的计数器源文件181

5.2.3　利用计数器模板向导生成VHDL源代码设计182

5.3　设计综合183

5.3.1　查看综合报告184

5.3.2　查看综合后的RTL视图185

5.3.3　综合工具高级选项186

5.4　设计仿真188

5.4.1　功能仿真（Behavioral Simulation）188

5.4.2　时序仿真（Post Route Simulation，布局、布线后仿真）192

5.5　设计实现193

5.5.1　转换（Translate）、映射（Map）和布局、布线（Place＆Route）193

5.5.2　设计实现的运行步骤194

5.6 CPLD/FPGA编程195

5.6.1 JTAG编程196

5.6.2 Xilinx-FPGA串、并行主／从模式编程201

5.7 ISE8.1i高级设计技巧212

5.7.1　布局、布线器（Floorplanner）212

5.7.2　约束编辑器（USER Constraints Editor）215

5.7.3 FPGA编辑器（FPGA Editor）225

5.7.4　片内逻辑分析仪工具——ChipScopeTM Pro 8.1i的使用231

第6章　FPGA DSP嵌入式系统241

6.1 DSP的一般特性241

6.2 FPGA实现DSP243

6.3 FPGA的DSP硬件资源246

6.3.1　逻辑资源的DSP特性246

6.3.2　乘法器专用模块248

6.3.3 DSP专用模块249

6.4 FPGA实现DSP的结构变换253

6.4.1　迭代限界（Iteration bound）253

6.4.2　重新定时（Retiming）255

6.4.3　流水线258

6.4.4　并行处理261

6.5 FPGA实现DSP的算法变换262

6.5.1 “分布算法”262

6.5.2 CORDIC算法变换265

6.5.3 CIC（Cascaded Integrator Comb）滤波器269

6.6 FPGA的DSP应用271

6.6.1 MAC引擎的FIR滤波器271

6.6.2　完全并行的滤波器结构274

6.6.3　转置FIR滤波器275

6.6.4　抽取滤波器和插值滤波器277

6.6.5　多相滤波器278

第7章　FPGA DSP嵌入式系统设计284

7.1　设计流程概述284

7.2 FPGA设计DSP技术288

7.2.1　浮点数与定点数的表示与转换288

7.2.2　采样周期的设置291

7.3 System Generator的基本模块292

7.3.1 Svstem Generator模块292

7.3.2 Black Box模块293

7.3.3 ModelSim模块295

7.3.4 Gateway In模块和Gateway Out模块296

7.3.5　Concat模块、Convert模块、Reinterpret模块和Slice模块296

7.3.6　模块通用属性298

7.4　设计FIR滤波器299

7.4.1　产生FIR滤波器的系数299

7.4.2　输入FIR滤波器系数301

7.4.3　在Simulink中仿真FIR滤波器302

7.4.4　完成FIR滤波器设计304

7.4.5　实现FIR滤波器304

7.4.6　利用资源估计器估计设计305

7.4.7　执行硬件在环路中的校验305

7.4.8　连接演示板，通过Simulink仿真FIR设计306

7.5　利用协同仿真校验MAC FIR滤波器307

7.5.1　产生MAC FIR核307

7.5.2　编写Black Box模块封装文件310

7.5.3　为HDL协同仿真完成MAC FIR的设计312

7.5.4　连接Black Box图标314

7.5.5　执行HDL协同仿真315

7.5.6　执行硬件在环路校验316

7.5.7　连接演示板，通过Simulink仿真MAC FIR设计317

7.6　设计MAC FIR滤波器318

7.6.1　分析系数319

7.6.2　添加控制逻辑并对它参数化320

7.6.3　添加双口RAM322

7.6.4　在数据端口添加填充位和去填充位324

7.6.5　完成MAC FIR设计326

7.6.6　用各种信源测试设计328

7.6.7　实现MAC FIR设计330

7.6.8　执行硬件在环路校验331

第8章　FPGA嵌入式处理器337

8.1 MicroBlaze微处理器软核337

8.1.1 MicroBlaze嵌入软核337

8.1.2　流水线结构341

8.1.3　存储器结构342

8.1.4　指令Cache和数据Cache342

8.2　嵌入式系统开发包——EDK344

8.2.1 EDK(Embedded Development Kit)344

8.2.2 XPS(Xilinx Platform Studio)345

8.2.3　基本系统构造（BSB）向导347

8.3　微处理器系统硬件设计349

8.3.1　硬件设计环境349

8.3.2　存储器组合350

8.3.3　总线结构350

8.3.4　IP核351

8.3.5　硬件设计结果354

8.3.6　硬件设计实现356

8.4　嵌入式处理器软件设计357

8.4.1　GNU工具358

8.4.2　器件驱动359

8.4.3　中断361

8.4.4　库361

8.5 MicroBlaze诊断环境362

8.5.1　GNU Debugger-GDB工具362

8.5.2 Xilinx Microprocessor Debugger,XMD364

8.6　XPS软件开发包（SDK）366

第9章　FPGA嵌入式微处理器设计371

9.1　设计流程概述371

9.2 EDK软件安装372

9.3 FPGA嵌入式处理器硬件设计373

9.3.1　硬件设计——利用基本系统构造框架373

9.3.2　硬件设计——利用Add/Edit Cores383

9.3.3　硬件设计——添加定制的IP389

9.4 FPGA嵌入式处理器软件设计401

9.4.1　软件设计——编写基本应用软件401

9.4.2　软件设计——编写高级应用软件412

9.4.3　软件开发包SDK422

9.5 MicroBlaze FIR协处理器设计431

9.5.1　产生FSL IP核432

9.5.2　开发FSL IP核437

9.5.3　输入FSL IP核441

9.5.4　MicroBlaze FIR协处理器447

附录A sysytem.mhs文件460

参考文献466