图书介绍
数字系统与微处理器PDF|Epub|txt|kindle电子书版本网盘下载
- 潘曦，闫建华，郑建君编著 著
- 出版社： 北京：北京理工大学出版社
- ISBN：9787568258968
- 出版时间：2018
- 标注页数：344页
- 文件大小：67MB
- 文件页数：354页
- 主题词：数字系统－系统设计；微处理器－系统设计
PDF下载
下载说明
数字系统与微处理器PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数字设计基础1
1.1数字设计简介1
1.1.1模拟系统和数字系统1
1.1.2微处理器与微控制器2
1.1.3可编程逻辑器件5
1.1.4集成电路与片上系统9
1.1.5SoPC系统11
1.2数制和编码12
1.2.1十进制和非十进制12
1.2.2二进制数字系统13
1.2.3BCD码15
1.2.4ASCII码15
1.2.5格雷码16
1.2.6数据编码17
1.3数字电路24
1.3.1基本逻辑门电路24
1.3.2组合逻辑电路28
1.3.3组合逻辑电路中的竞争冒险现象32
1.3.4时序逻辑电路35
1.3.5CMOS逻辑38
1.4数字系统的设计方法及流程41
1.4.1层次化设计流程41
1.4.2层次化设计的优缺点43
1.5思考题43
第2章 硬件描述语言44
2.1硬件描述语言简介44
2.2Verilog HDL基本程序结构45
2.2.1模块45
2.2.2模块实例引用46
2.3Verilog HDL语言基础47
2.3.1标识符47
2.3.2常量48
2.3.3变量及数据类型49
2.3.4运算符和表达式51
2.3.5过程结构56
2.3.6控制结构61
2.3.7语句块64
2.4系统的描述方法65
2.4.1结构级描述66
2.4.2行为级描述66
2.5设计综合与验证70
2.5.1设计综合70
2.5.2设计仿真验证71
2.6思考题77
第3章 组合逻辑设计79
3.1用Verilog HDL实现基本逻辑门电路79
3.2用Verilog HDL实现组合逻辑82
3.2.1编码器82
3.2.2译码器90
3.2.3多路选择器93
3.2.4比较器94
3.2.5加法器98
3.2.6乘法器103
3.3组合电路Verilog HDL设计技巧104
3.3.1合理选择加法电路105
3.3.2减少关键路径的逻辑级数106
3.3.3合并if语句提高设计速度108
3.3.4资源共享108
3.3.5利用电路的等价性巧妙地“分配”延时111
3.3.6复制电路、减少扇出（fanout）、提高设计速度112
3.4思考题112
第4章 时序逻辑设计114
4.1同步时序电路和异步时序电路114
4.1.1同步时序电路和异步时序电路114
4.1.2同步时序设计的重要性114
4.2常用时序逻辑电路设计115
4.2.1触发器和锁存器的设计115
4.2.2计数器的设计118
4.2.3移位寄存器的设计119
4.2.4CRC校验码产生器的设计120
4.2.5伪随机序列发生器123
4.3状态机设计127
4.3.1有限状态机的原理与结构127
4.3.2可综合状态机的设计129
4.3.3设计实例135
4.4流水线设计137
4.5再谈阻塞赋值与非阻塞赋值140
4.6提高同步设计时序148
4.6.1时钟偏移148
4.6.2异步输入148
4.6.3数据接口的同步方法155
4.7思考题156
第5章 FPGA体系及IP核158
5.1典型FPGA体系架构158
5.1.1FPGA的基本工作原理158
5.1.2FPGA典型架构159
5.2FPGA内部资源165
5.2.1时钟165
5.2.2片内存储器172
5.2.3DSP模块174
5.2.4高速接口176
5.3IP核176
5.3.1IP核的概念176
5.3.2软核177
5.3.3硬核182
5.4基于IP核的快速数字设计183
5.4.1基于IP核的快速设计流程183
5.4.2MATLAB辅助完成FPGA设计185
5.4.3设计实例186
5.5思考题194
第6章 微处理器体系结构及关键技术196
6.1微处理器体系结构196
6.1.1计算机体系结构196
6.1.2微处理器体系结构197
6.1.3微处理器的工作过程201
6.1.4存储系统203
6.1.5Pentium4处理器203
6.2指令系统204
6.2.1指令组成205
6.2.2寻址方式207
6.2.3CISC和RISC指令集210
6.3流水线技术212
6.3.1流水线技术的优势212
6.3.2流水线结构的操作213
6.3.3流水线的性能分析215
6.3.4流水线结构的冒险217
6.3.5流水线结构的局限性219
6.3.6超标量处理机220
6.4高速缓存技术（Cache）223
6.4.1Cache的工作原理224
6.4.2Cache的基本结构226
6.4.3Cache的工作过程231
6.4.4Cache的一致性问题234
6.4.5Cache的性能估算237
6.5ARM微处理器238
6.6基于Xilinx FPGA平台的微处理器240
6.7基于Altera FPGA平台的微处理器241
6.8思考题242
第7章 MicroBlaze处理器的结构与应用245
7.1MicroBlaze处理器系统245
7.1.1MicroBlaze体系架构246
7.1.2MicroBlaze指令系统248
7.1.3MicroBlaze事件处理250
7.1.4MicroBlaze存储器系统252
7.2MicroBlaze总线结构256
7.2.1PLB总线系统结构257
7.2.2AXI总线系统结构261
7.3MicroBlaze的IP核及设备驱动264
7.3.1UART控制器264
7.3.2IIC控制器268
7.3.3MPMC控制器270
7.4基于MicroBlaze处理器的开发实例273
7.4.1利用XPS软件构建硬件平台274
7.4.2利用SDK软件开发嵌入式软件283
7.4.3GPIO中断实例软件开发286
7.5思考题291
第8章 NiosⅡ处理器的结构与应用293
8.1NiosⅡ处理器系统293
8.1.1NiosⅡ体系架构293
8.1.2NiosⅡ指令系统298
8.1.3NiosⅡ事件处理300
8.1.4NiosⅡ存储器系统302
8.2NiosⅡ总线结构306
8.2.1Avalon总线306
8.2.2Avalon-MM总线307
8.2.3Avalon-Stream总线309
8.3NiosⅡ的IP核及设备驱动311
8.3.1定时器312
8.3.2PIO核315
8.3.3JTAG UART核318
8.4基于NiosⅡ处理器的开发实例321
8.4.1利用QuartusⅡ和Qsys构建硬件平台323
8.4.2利用NiosⅡEDS开发嵌入式软件334
8.4.3定时器中断实例软件开发335
8.5思考题339
附录A Verilog HDL（IEEE1364—2005）关键字列表340
参考文献342