基于VHDL的数字系统设计方法PDF|Epub|txt|kindle电子书版本网盘下载

基于VHDL的数字系统设计方法PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 引言2

第1章 数字信息简述2

1.1数字信号2

1.2数字信号噪声容限3

1.3数字信号表示复杂数据6

1.4数字逻辑函数8

1.5数字电路与系统的硬件描述语言（VHDL）10

1.6系统中的数字逻辑11

总结12

文献解读13

练习13

第2章 数字系统设计实践15

2.1设计过程15

2.2数字系统由芯片和电路板组成19

2.3计算机辅助设计工具22

2.4摩尔定律和数字系统发展23

总结24

文献解读25

练习25

第二部分 组合逻辑28

第3章 布尔代数28

3.1原理28

3.2内容29

3.3对偶函数30

3.4标准型31

3.5从方程式到逻辑门31

3.6硬件描述语言中的布尔表达式33

总结36

文献解读36

练习36

第4章 CMOS逻辑电路38

4.1开关逻辑38

4.2 MOS晶体管的开关模型41

4.3 CMOS门电路46

总结53

文献解读53

练习53

第5章 CMOS电路的延时和功耗56

5.1 CMOS静态延时56

5.2大负载下的驱动扇出58

5.3逻辑努力的扇入59

5.4延时计算61

5.5延时优化63

5.6导线延时65

5.7 CMOS电路的功耗68

总结69

文献解读70

练习70

第6章 组合逻辑电路73

6.1组合逻辑73

6.2闭包74

6.3真值表、最小项、“与”门标准形式74

6.4“与”电路的蕴含项76

6.5卡诺图78

6.6封装函数80

6.7从封装转变为门81

6.8不完全的指标函数81

6.9实现和之积82

6.10冒险84

总结86

文献解读86

练习86

第7章 组合逻辑电路的VHDL描述89

7.1基本数字电路的VHDL描述89

7.2素数电路的测试文件100

7.3七段译码器104

总结108

文献解读109

练习109

第8章 组合逻辑电路基本单元111

8.1多位标记111

8.2译码器111

8.3多路复用器115

8.4编码器121

8.5仲裁器和优先编码器125

8.6比较器129

8.7移位器132

8.8 ROM133

8.9读/写存储器137

8.10可编程逻辑阵列139

8.11数据表140

8.12知识产权模块141

总结142

文献解读142

练习143

第9章 组合逻辑电路设计实例144

9.1倍三电路144

9.2明天电路147

9.3优先级仲裁器149

9.4井字游戏电路151

总结158

练习159

第三部分 算术运算电路162

第10章 算术运算电路162

10.1二进制数162

10.2二进制加法164

10.3负数和减法168

10.4乘法器174

10.5除法176

总结179

练习180

第11章 定点数和浮点数184

11.1误差的表示：准度、精度和分辨率184

11.2定点数185

11.3浮点数189

总结194

文献解读195

练习195

第12章 快速运算电路197

12.1超前进位197

12.2 Booth重编码202

12.3华莱士树205

12.4综合注意事项209

总结210

文献解读210

练习210

第13章 算术运算电路设计实例212

13.1复数乘法器212

13.2定点格式和浮点格式之间的转换214

13.3 FIR滤波器218

总结220

文献解读220

练习220

第四部分 同步时序逻辑224

第14章 时序逻辑224

14.1时序电路224

14.2同步时序电路226

14.3交通灯控制器228

14.4状态分配230

14.5有限状态机的实现231

14.6有限状态机的VHDL实现233

总结239

文献解读240

练习240

第15章 时序约束242

15.1传播延时和污染延时242

15.2触发器244

15.3建立时间和保持时间约束244

15.4时钟偏移的影响247

15.5时序示例248

15.6时序和逻辑综合249

总结250

文献解读251

练习251

第16章 数据通路的时序逻辑254

16.1计数器254

16.2移位寄存器261

16.3控制和数据划分265

总结279

练习279

第17章 分解有限状态机281

17.1闪光器设计281

17.2交通信号灯控制器289

总结296

练习296

第18章 微代码299

18.1简单的微代码状态机299

18.2指令序列302

18.3多路分支306

18.4多种指令类型308

18.5微代码子程序311

18.6简单的计算器313

总结319

文献解读320

练习320

第19章 时序示例322

19.1 3分频计数器322

19.2 SOS检测器324

19.3井字棋游戏327

19.4赫夫曼编码器/解码器329

总结335

文献解读335

练习335

第五部分 实践设计338

第20章 验证和测试338

20.1设计验证338

20.2测试340

总结344

文献解读344

练习345

第六部分 系统级设计348

第21章 系统级设计348

21.1系统设计过程348

21.2设计规范348

21.3划分352

总结354

文献解读355

练习355

第22章 接口和系统级时序356

22.1接口时序356

22.2接口划分和选择358

22.3串行和打包接口359

22.4同步时序360

22.5时序表361

22.6接口和时序示例363

总结366

练习367

第23章 流水线369

23.1普通流水线369

23.2流水线示例371

23.3逐位进位加法器流水线结构设计示例373

23.4流水线停滞376

23.5双重缓冲378

23.6负载平衡380

23.7可变负载381

23.8资源共享385

总结386

文献解读386

练习386

第24章 互连388

24.1抽象互连388

24.2总线388

24.3交叉开关390

24.4互连网络392

总结394

文献解读395

练习395

第25章 存储系统396

25.1存储基元396

25.2位片和堆存储器399

25.3交叉存储器400

25.4高速缓存403

总结406

文献解读406

练习406

第七部分 异步逻辑410

第26章 异步时序电路410

26.1流表分析410

26.2流表综合：触发电路412

26.3竞争和状态赋值415

总结418

文献解读419

练习419

第27章 触发器421

27.1锁存器内部结构421

27.2触发器的内部结构423

27.3 CMOS锁存器和触发器425

27.4锁存器的流表426

27.5 D触发器的流表综合427

总结429

文献解读429

练习429

第28章 亚稳态和同步故障431

28.1同步故障431

28.2亚稳态432

28.3进入并且留在非法状态的可能性434

28.4亚稳态的验证435

总结438

文献解读438

练习438

第29章 同步器的设计440

29.1同步器的用途440

29.2强力同步器441

29.3多比特信号问题442

29.4 FIFO同步器443

总结450

文献解读450

练习450

附录 VHDL编码风格和语法指南454

附录A VHDL编码风格454

附录B VHDL语法指南462

参考文献483