Cadence印刷电路板设计 Allegro PCB Editor设计指南PDF|Epub|txt|kindle电子书版本网盘下载

Cadence印刷电路板设计 Allegro PCB Editor设计指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 PCB设计介绍1

1.1 PCB设计的发展趋势1

1.1.1 PCB的历史1

1.1.2 PCB设计的发展趋势1

1.2 PCB设计流程简介4

1.3 高级PCB设计工程师的必备知识5

1.4 基于Cadence平台的PCB设计5

第2章 Allegro SPB平台简介8

2.1 Cadence PCB设计解决方案8

2.1.1 PCB Editor技术9

2.1.2 高速设计12

2.1.3 小型化14

2.1.4 设计规划与布线14

2.1.5 生产制造选件15

2.1.6 模拟／射频设计17

2.1.7 团队协作设计18

2.1.8 PCB Autorouter技术18

2.2 Allegro SPB软件安装18

第3章 原理图和PCB交互设计21

3.1 OrCAD Capture平台简介21

3.2 OrCAD Capture平台原理图设计流程25

3.2.1 OrCAD Capture设计环境25

3.2.2 创建新项目28

3.2.3 放置器件并连接29

3.2.4 器件命名和设计规则检查30

3.2.5 跨页连接33

3.2.6 网表和Bom34

3.3 OrCAD Capture平台原理图设计规范35

3.3.1 器件、引脚、网络命名规范35

3.3.2 确定封装36

3.3.3 关于改板时候的器件名问题36

3.3.4 原理图可读性与布局37

3.4 正标与反标38

3.5 设计交互41

第4章 PCB Editor设计环境和设置44

4.1 Allegro SPB工作界面44

4.1.1 工作界面与产品说明44

4.1.2 选项面板47

4.2 Allegro SPB参数设置49

4.3 Allegro SPB环境设置53

第5章 封装库的管理和设计方法63

5.1 PCB封装库简介63

5.2 PCB封装命名规则69

5.3 PCB封装创建方法实例70

5.3.1 创建焊盘库71

5.3.2 用Pad Designer制作焊盘72

5.3.3 手工创建PCB封装84

5.3.4 自动创建PCB封装89

5.3.5 封装实例以及高级技巧93

5.4 PCB封装库管理98

第6章 PCB设计前处理100

6.1 PCB设计前处理概述100

6.2 网表调入100

6.2.1 封装库路径的指定101

6.2.2 Allegro Design Authoring/Capture CIS网表调入102

6.2.3 第三方网表104

6.3 建立板框106

6.3.1 手动绘制板框106

6.3.2 导入DXF格式的板框110

6.4 添加禁布区112

6.5 MCAD-ECAD协同设计115

6.5.1 第一次导入Baseline的机械结构图115

6.5.2 设计过程中的机械结构修改117

6.5.3 设计结束后建立新的基准（Re-Baseline）122

第7章 约束管理器123

7.1 约束管理器（Constraint Manager）介绍123

7.2 物理约束（Physical Constraint）与间距约束（Spacing Constraint）128

7.2.1 Physical约束和Spacing约束介绍128

7.2.2 Net Group和Net Class128

7.2.3 建立Net Class129

7.2.4 为Class添加对象130

7.2.5 设置Physical约束的Default规则131

7.2.6 建立扩展Physical约束133

7.2.7 为Net Class添加Physical约束134

7.2.8 设置Spacing约束的Default规则135

7.2.9 建立扩展Spacing约束135

7.2.10 为Net Class添加Spacing约束136

7.2.11 建立Net Class-Class间距规则137

7.2.12 层间约束（Constraints By Layer）137

7.2.13 Same Net Spacing约束138

7.2.14 区域约束138

7.2.15 Net属性141

7.2.16 Component属性和Pin属性142

7.2.17 DRC工作表142

7.2.18 设计约束143

7.3 实例：设置物理约束和间距约束144

7.3.1 Physical约束设置145

7.3.2 Spacing约束设置147

7.4 电气约束（Electrical Constraint）148

7.4.1 Electrical约束介绍148

7.4.2 Wiring工作表149

7.4.3 Impedance工作表153

7.4.4 Min/Max Propagation Delays工作表154

7.4.5 Relative Propagation Delay工作表156

7.4.6 Total Etch Length工作表158

7.4.7 Differential Pair工作表159

7.5 实例：建立差分线对164

第8章 PCB布局168

8.1 PCB布局要求168

8.2 PCB布局思路171

8.2.1 接口器件，结构定位171

8.2.2 主要芯片布局172

8.2.3 电源模块布局174

8.2.4 细化布局174

8.2.5 布线通道、电源通道评估175

8.2.6 EMC、SI、散热设计178

8.3 布局常用指令180

8.3.1 摆放元件180

8.3.2 按照Room放置器件183

8.3.3 按照Capture CIS原理图页面放置器件186

8.3.4 布局准备188

8.3.5 手动布局191

8.4 其他布局功能195

8.4.1 导出元件库195

8.4.2 更新元件（Update Symbols）196

8.4.3 过孔阵列（ViaArrays）197

8.4.4 模块布局和布局复用198

第9章 层叠设计与阻抗控制202

9.1 层叠设计的基本原则202

9.1.1 PCB层的构成202

9.1.2 合理的PCB层数选择203

9.1.3 PCB层叠设置的常见问题204

9.1.4 层叠设置的基本原则205

9.2 层叠设计的经典案例205

9.2.1 四层板的层叠方案205

9.2.2 六层板的层叠方案206

9.2.3 八层板的层叠方案207

9.2.4 十层板的层叠方案208

9.2.5 十二层板的层叠方案208

9.2.6 十四层以上单板的层叠方案210

9.3 阻抗控制210

9.3.1 阻抗计算需要的参数210

9.3.2 利用Allegro软件进行阻抗计算213

第10章 电源地处理217

10.1 电源地处理的基本原则217

10.1.1 载流能力218

10.1.2 电源通道和滤波220

10.1.3 直流压降220

10.1.4 参考平面221

10.1.5 其他要求221

10.2 电源地平面分割222

10.3 电源地正片铜皮处理226

10.4 电源地处理的其他注意事项231

10.4.1 前期Fanout231

10.4.2 散热问题233

10.4.3 接地方式235

10.4.4 开关电源反馈线设计237

第11章 PCB布线的基本原则与操作241

11.1 布线概述及原则241

11.1.1 布线中的DFM要求241

11.1.2 布线中的电气特性要求244

11.1.3 布线中的散热考虑246

11.1.4 布线其他总结246

11.2 布线规划246

11.2.1 约束设置246

11.2.2 Fanout247

11.2.3 布线251

11.3 手动布线253

11.3.1 添加走线253

11.3.2 布线编辑命令260

11.3.3 时序等长控制265

11.4 各类信号布线注意事项及布线技巧268

第12章 全局布线环境（GRE）274

12.1 GRE功能简介274

12.1.1 新一代的PCB布局布线工具275

12.1.2 自动布线的挑战275

12.1.3 使用GRE进行布局规划的优点276

12.2 GRE高级布局布线规划278

12.2.1 GRE参数设置279

12.2.2 处理Bundle281

12.2.3 规划Flow284

12.2.4 规划验证287

12.3 高级布局布线规划流程290

12.4 高级布局布线规划实例292

12.5 自动互连技术Auto-I.XX297

12.5.1 Flow的快速创建及连接297

12.5.2 自动Breakout的应用300

第13章 PCB测试306

13.1 测试方法介绍306

13.2 加测试点的要求308

13.3 加入测试点308

13.4 测试点的生成步骤315

第14章 后处理和光绘文件输出317

14.1 DFX概述317

14.1.1 可制造性要求（DFM）318

14.1.2 可装配性要求（DFA）319

14.1.3 可测试性要求（DFT）319

14.2 丝印（Silkscreen）319

14.2.1 丝印调整320

14.2.2 丝印设计常规要求321

14.3 丝印重命名及反标注322

14.3.1 器件编号重命名（Rename）322

14.3.2 反标（Back Annotation）325

14.4 工程标注325

14.4.1 尺寸标注326

14.4.2 技术说明文档资料（Drill层相关生产需求说明）332

14.5 输出光绘前的检查流程335

14.5.1 基于Check List的检查335

14.5.2 Display Status检查335

14.5.3 报表检查336

14.6 光绘输出338

14.6.1 钻孔文件339

14.6.2 CAM输出343

14.7 其他349

14.7.1 valor检查所需文件349

14.7.2 3D视图349

14.7.3 打印PDF350

第15章 PCB设计的高级技巧357

15.1 Skill二次开发357

15.2 团队协同设计361

15.3 设计数据导入导出366

15.4 无盘设计371

15.5 背钻设计373

15.6 DFA可装配性设计378

15.7 走线跨分割检查（Segments overVoids）381

15.8 Extracta382

15.9 优化（Gloss）384

15.10 Data Tips388

15.11 3D Viewer389

15.12 任意角度走线391

15.13 超级蛇形线393

15.14 Ravel语言393

15.15 差分对的返回路径的过孔395

15.16 Shape编辑应用模式396

15.17 Time Vision——High Speed Product Option398

第16章 高速PCB设计400

16.1 高速PCB设计理论400

16.1.1 高速PCB设计定义400

16.1.2 高速PCB相关的一些基本理论402

16.1.3 高速PCB设计基本原则409

16.2 信号完整性仿真410

16.2.1 普通信号完整性问题410

16.2.2 时序问题（Timing）412

16.2.3 GHz以上串行信号问题414

16.3 电源完整性仿真设计416

16.3.1 直流电源问题416

16.3.2 交流电源问题417

16.4 板级EMC设计420

16.4.1 板级EMC设计的关注点420

16.4.2 Cadence的EMC设计规则423

第17章 DDR3的PCB设计实例425

17.1 DDR3介绍425

17.1.1 Fly-By设计428

17.1.2 动态ODT430

17.1.3 其他更新430

17.2 DDR3 PCB设计规则431

17.2.1 时序规则431

17.2.2 电源设计要求及层叠、阻抗方案433

17.2.3 物理、间距规则434

17.2.4 电气规则446

17.3 DDR3布局454

17.3.1 放置关键器件454

17.3.2 模块布局456

17.4 布线459

17.4.1 电源处理459

17.4.2 Fanout462

17.4.3 DDR3布线463

17.5 信号完整性和电源完整性仿真设计467

17.5.1 信号完整性仿真467

17.5.1.1 定义仿真模板467

17.5.1.2 加载零件IBIS模型468

17.5.1.3 编辑互连线模型471

17.5.1.4 仿真设置474

17.5.2 仿真结果展示475

17.5.2.1 时钟信号（800MHz）475

17.5.2.2 控制信号（800Mbps）477

17.5.2.3 地址、命令信号（800Mbps）478

17.5.3 电源完整性仿真480

17.5.3.1 PowerDC仿真结果展示480

17.5.3.2 PowerSI仿真结果展示482

第18章 小型化设计485

18.1 小型化设计的工艺流程485

18.1.1 HDI技术485

18.1.2 埋入零件491

18.2 实例：盲、埋孔设计491

18.3 盲、埋孔设计的其他设置495

18.4 埋入零件设计的基本参数设置498

18.4.1 实例：埋入零件501

18.4.2 埋入零件生产数据输出505

第19章 射频设计509

19.1 RF PCB设计背景509

19.2 RF PCB设计的特点511

19.3 RF PCB设计流程511

19.4 Analog/RF设计常用的命令520

附录 帮助文件使用说明541

参考资料553