Cell/B.E.处理器编程手册PDF|Epub|txt|kindle电子书版本网盘下载

Cell/B.E.处理器编程手册PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Cell宽带引擎处理器概述1

1.1 背景2

1.1.1 设计目标2

1.1.2　功率消耗、内存和频率3

1.1.3　本书内容4

1.2 硬件环境4

1.2.1 处理器部件4

1.2.2　部件互连总线5

1.2.3　存储器接口控制器5

1.2.4　Cell宽带引擎接口单元6

1.3　编程环境6

1.3.1　指令集6

1.3.2　存储域和接口7

1.3.3　字节排序法和比特表示法9

1.3.4　运行环境9

第2章　PowerPC处理器部件10

2.1　PowERPC处理器单元11

2.2　PowERPC处理器存储子系统12

2.3　PPE寄存器13

2.4　PowERPC指令15

2.4.1　数据类型15

2.4.2　寻址模式16

2.4.3　指令16

2.5　向量/SIMD多媒体扩展指令17

2.5.1　SIMD向量化17

2.5.2　数据类型18

2.5.3　寻址模式19

2.5.4 指令类型19

2.5.5 指令20

2.5.6 图形舍入模式20

2.6 向量/SIMD多媒体扩展C/C＋＋语言内置指令20

2.6.1 向量数据类型20

2.6.2 向量值文字表述20

2.6.3 内置指令21

第3章 协同处理部件23

3.1 协同处理单元24

3.1.1 本地存储24

3.1.2 寄存器堆27

3.1.3 可执行单元27

3.1.4 浮点型的支持28

3.2 内存流控制器30

3.2.1 通道31

3.2.2 邮箱和信令31

3.2.3 MFC命令和命令队列32

3.2.4 DMA控制器32

3.2.5 协同内存管理单元33

3.3 SPU指令集33

3.3.1 数据类型34

3.3.2 指令34

3.4 C/C＋＋语言内建指令34

3.4.1 向量数据类型35

3.4.2 向量文字（Vector Literals）35

3.4.3 内建指令35

第4章 虚拟存储环境36

4.1 简介36

4.2 PPE存储管理37

4.2.1 存储管理单元38

4.2.2 地址转换过程39

4.2.3 地址转换使能39

4.2.4 有效-实地址的转换40

4.2.5 分段42

4.2.6 分页49

4.2.7 快表49

4.2.8 实地址模式54

4.2.9 32位模式下的有效地址57

4.3 SPE存储管理57

4.3.1 协同内存管理（SMM）单元57

4.3.2 地址转换使能58

4.3.3 分段59

4.3.4 分页61

4.3.5 快表61

4.3.6 实地址模式69

4.3.7 异常处理和存储保护69

第5章 内存映射73

5.1 简介73

5.1.1 配置环的初始化74

5.1.2 内存区域的分配75

5.1.3 内存中的保留区域77

5.1.4 保护属性77

5.2 PPE内存映射77

5.2.1 PPE内存映射寄存器77

5.2.2 预定义的实地址位置78

5.3 SPE内存映射78

5.3.1 SPE本地存储的内存映射79

5.3.2 SPE内存映射寄存器80

5.4 BEI内存映射寄存器81

输入和输出82

第6章 高速缓存管理83

6.1 PPE高速缓存83

6.1.1 配置84

6.1.2 概述84

6.1.3 L1高速缓存85

6.1.4 跳转历史表与链接栈91

6.1.5 L2高速缓存91

6.1.6 L1和L2高速缓存管理指令96

6.1.7 有效地址至实地址的转换阵列99

6.1.8 快表TLB99

6.1.9 指令预取队列管理99

6.1.10 加载子单元管理100

6.2 SPE高速缓存100

6.2.1 快表100

6.2.2 原子单元与原子缓存100

6.3 替换管理表103

6.3.1 PPE的TLB置换管理表103

6.3.2 PPE的L2高速缓存替换管理表106

6.3.3 SPE的TLB替换管理表107

6.4 VO地址转换缓存107

第7章 输入/输出体系结构108

7.1 简介108

7.1.1 输入/输出接口108

7.1.2 系统配置109

7.1.3 输入/输出寻址110

7.2 数据与访问类型111

7.2.1 数据长度与对齐111

7.2.2 原子访问111

7.3 寄存器与数据结构111

7.3.1 IOCmd配置寄存器112

7.3.2 I/O段表起始地址寄存器112

7.3.3 I/O段表114

7.3.4 I/O页表115

7.3.5 IOC基地址寄存器118

7.3.6 I/O异常状态寄存器120

7.4 I/O地址转换120

7.4.1 转换概述120

7.4.2 I/O转换步骤120

7.5 V/O异常123

7.5.1 I/O异常原因123

7.5.2 V/O异常状态寄存器124

7.5.3 V/O异常屏蔽寄存器124

7.5.4 V/O异常响应124

7.6 VO地址转换缓存124

7.6.1 IOST缓存124

7 6.2 IOPT缓存126

7.7 I/O存储模型130

7.7.1 内存一致性131

7.7.2 存储访问顺序131

7.7.3 通过一个IOIF到其他V/O单元的访问136

7.7.4 例程137

第8章 资源分配管理143

8.1 简介143

8.2 请求方144

8.2.1 PPE和SPE145

8.2.2 输入/输出145

8.3 资源管理146

8.4 令牌147

8.4.1 单Cell/B.E.处理器系统所需令牌147

8.4.2 无须令牌的操作151

8.4.3 多Cell/B.E.处理器系统所需要的令牌151

8.5 令牌管理器152

8.5.1 请求跟踪152

8.5.2 令牌授予152

8.5.3 未分配的RAG154

8.5.4 高优先级令牌请求154

8.5.5 内存令牌155

8.5.6 输入/输出令牌157

8.5.7 未使用令牌158

8.5.8 内存区块，IOIF分配速率和未使用令牌158

8.5.9 令牌请求和授予的范例158

8.5.10 分配比例161

8.5.11 有效地判断TKM优先级寄存器的值162

8.5.12 从资源到令牌管理器的反馈164

8.6 PPE、SPEs、MIC和IOC的配置166

8.6.1 配置寄存器概要166

8.6.2 SPE地址范围检查168

8.7 用MMIO改变资源管理器寄存器的设置169

8.7.1 对RAID的改变169

8.7.2 改变请求方的令牌请求启用状态170

8.7.3 改变请求方的地址映射171

8.7.4 改变请求方对每次存取中多令牌的使用171

8.7.5 改变对TKM的反馈172

8.7.6 改变TKM寄存器172

8.8 令牌请求与令牌授予之间的延迟173

8.9 系统管理器接口173

第9章 PPE中断174

9.1 简介174

9.2 中断体系结构概要175

9.3 中断寄存器178

9.4 中断处理179

9.5 中断向量及定义180

9.5.1 系统复位中断（可选的向量地址或x‘00..00000100’）181

9.5.2 机器检查中断（x‘00..00000200’）182

9.5.3 数据存储中断（x‘00..00000300’）183

9.5.4 数据段中断185

9.5.5 指令存储中断（x‘00..00000400’）185

9.5.6 指令段中断（x‘00..00000480’）186

9.5.7 外部中断（x‘00..00000500’）186

9.5.8 对齐中断（x‘00..00000600’）187

9.5.9 程序中断（x‘00..00000700’）187

9.5.10 浮点不可用中断（x‘00..00000800’）189

9.5.11 递减器中断（x‘00..00000900’）189

9.5.12 系统管理器递减器中断（x‘00..00000980’）189

9.5.13 系统调用中断（x‘00..00000C00’）190

9.5.14 跟踪中断（x‘00..00000D00’）190

9.5.15 VXU不可用中断（x‘00..00000F20’）191

9.5.16 系统错误中断（x‘00..00001200’）192

9.5.17 维护中断（x‘00..00001600’）193

9.5.18 温度管理中断（x‘00..00001800’）194

9.6 直接外部中断195

9.6.1 中断的表示196

9.6.2 IIC中断寄存器197

9.6.3 SPU与MFC中断201

9.6.4 其他外部中断202

9.7 间接外部中断206

9.7.1 间接外部中断体系结构206

9.7.2 间接外部中断的实现207

9.8 转发至PPE的SPU和MFC中断209

9.8.1 中断类型和类别209

9.8.2 中断寄存器210

9.8.3 中断定义214

9.8.4 处理SPU和MFC中断217

9.9 中断线程目标218

9.10 中断优先级219

9.11 中断延迟221

9.12 中断产生时机器状态寄存器的设置221

9.13 中断与系统管理器222

9.14 中断与多线程223

9.15 停机检查223

9.16 外部中断控制器使用223

9.17 Cell/B.E.与PowerPC中断间的关系223

第10章 PPE多线程225

10.1 多线程程序设计指导226

10.2 线程资源227

10.2.1 寄存器228

10.2.2 数组、队列和其他结构228

10.2.3 流水线共享和多线程支持229

10.3 线程状态231

10.3.1 特权态231

10.3.2 挂起或启用状态232

10.3.3 阻塞或停顿状态232

10.4 线程控制和状态寄存器232

10.4.1 机器状态寄存器233

10.4.2 硬件实现寄存器0（HID0）234

10.4.3 逻辑分区控制寄存器（LPCR）235

10.4.4 控制寄存器（CTRL）235

10.4.5 本地和远程线程状态寄存器（TSRL和TSRR）236

10.4.6 线程切换控制寄存器（TSCR）237

10.4.7 线程切换超时寄存器（TTR）238

10.5 线程优先级238

10.5.1 线程优先级组合238

10.5.2 选择有用的线程优先级240

10.5.3 指令调度优先级组合的实例241

10.6 线程控制和配置243

10.6.1 恢复和挂起线程244

10.6.2 设置指令分发策略：线程优先级和临时停顿244

10.6.3 预防饥饿：进度监测246

10.6.4 多线程操作状态切换246

10.7 流水线事件和指令分发247

10.7.1 指令分发原则247

10.7.2 使指令分发停顿的流水线事件247

10.8 挂起和恢复线程249

10.8.1 线程挂起249

10.8.2 线程恢复250

10.8.3 挂起状态线程的异常和中断交互251

10.8.4 中断的目标线程和行为253

第11章 系统管理器和逻辑分区255

11.1 简介255

11.1.1 系统管理器和操作系统256

11.1.2 分区资源的划分256

11.1.3 逻辑分区管理流程图示例257

11.2 PPE逻辑分区机制258

11.2.1 系统管理状态使能258

11.2.2 系统管理状态寄存器259

11.2.3 实存管理260

11.2.4 中断及环境管理264

11.3 SPE逻辑分区机制266

11.3.1 访问特权级267

11.3.2 存储管理机制267

11.3.3 中断控制269

11.3.4 其他SPE管理机制270

11.3.5 缓存管理270

11.3.6 错误管理271

11.4 I/O地址转换271

11.4.1 IOC存储管理单元271

11.4.2 I/O段表和页表272

11.5 资源分配管理272

11.5.1 逻辑分区与资源管理的结合272

11.5.2 资源分配组和令牌管理器273

11.6 功耗管理273

11.6.1 进入低功耗状态273

11.6.2 线程状态的挂起和恢复274

11.7 错误隔离274

11.8 代码范例274

11.8.1 错误代码和系统管理调用（hcall）令牌275

11.8.2 PowerPC 64位ELF格式的系统管理调用的C函数接口275

第12章 SPE上下文切换277

12.1 简介277

12.2 数据结构278

12.2.1 本地存储上下文保存区278

12.2.2 上下文保存区278

12.3 SPE上下文切换序列概述279

12.3.1 SPE上下文的保存280

12.3.2 SPE上下文的恢复281

12.4 实现技巧282

12.4.1 加锁282

12.4.2 看门狗计时器282

12.4.3 事件的等待282

12.4.4 PPE对SPU通道的访问机制282

12.4.5 SPE中断283

12.4.6 MFC DMA队列的挂起283

12.4.7 SPE上下文保存与恢复序列的代码283

12.4.8 SPE参数传递283

12.4.9 SPE上下文保存和恢复序列代码的存储284

12.4.10 复位SPE状态284

12.4.11 调度284

12.4.12 轻量级SPE上下文保存284

12.5 SPE上下文切换详细步骤285

12.5.1 上下文保存代码285

12.5.2 上下文恢复代码291

12.6 系统管理器下的实现300

第13章 时基与递减器301

13.1 简介301

13.2 时基机制301

13.2.1 时钟域301

13.2.2 时基寄存器302

13.2.3 时基频率303

13.2.4 时基同步模式控制304

13.2.5 TB寄存器的读与写307

13.2.6 计算Time-of-Day308

13.3 递减器309

13.3.1 PPE递减器309

13.3.2 SPE递减器310

13.3.3 使用SPU递减器监控SPU的代码性能310

第14章 对象、可执行文件及SPE的加载315

14.1 简介315

14.2 ELF的概述与扩展316

14.2.1 概述316

14.2.2 SPE-ELF扩展317

14.3 运行时的初始化及要求319

14.3.1 PPE的初始机器状态319

14.3.2 Linux环境下SPE的初始机器状态321

14.4 链接器的要求323

14.4.1 对SPE链接器的要求324

14.4.2 对PPE链接器的要求324

14.5 CESOF格式324

14.5.1 CESOF概述325

14.5.2 CESOF中ELF的使用约定326

14.5.3 嵌入PPE-ELF对象中的SPE-ELF可执行对象：.spu.elf节326

14.5.4 spe_program_handle的数据结构327

14.5.5 TOE: EA空间中定义的访问符号值329

14.5.6 未来对CESOF软件工具链的改进333

14.6 SPE运行时加载器333

14.6.1 运行时加载的概述334

14.6.2 SPE运行时加载器的要求334

14.6.3 SPE运行时加载器的示范框架定义336

14.7 SPE执行环境341

14.7.1 SPE Stop-and-Signal指令的信号类型341

第15章 电源与温度管理343

15.1 电源管理343

15.1.1 Cell/B.E.慢速状态344

15.1.2 PPE暂停态（0）345

15.1.3 SPU暂停态346

15.1.4 MFC暂停态346

15.2 温度管理347

15.2.1 温度管理操作347

15.2.2 配置环的设置349

15.2.3 热寄存器349

15.2.4 热传感状态寄存器349

15.2.5 热传感器中断寄存器349

15.2.6 动态温度管理寄存器352

第16章 性能监测356

16.1 工作原理357

16.2 事件（信号）357

16.3 性能计数器357

16.4 跟踪数组358

第17章 SPE通道和相关MMIO接口359

17.1 简介359

17.1.1 SPE内部通道的使用359

17.1.2 PPE和其他的SPE访问通道360

17.1.3 通道特性360

17.1.4 通道概要361

17.1.5 通道指令361

17.1.6 通道容量与阻塞361

17.2 SPU事件管理通道365

17.3 SPU信号通知通道365

17.4 SPU递减器366

17.4.1 SPU写递减器通道366

17.4.2 SPU读递减器通道366

17.5 MFC写多源同步请求通道367

17.6 SPU读机器状态通道367

17.7 SPU写状态保存-恢复通道368

17.8 SPU读状态保存-恢复通道368

17.9 MFC命令参数通道368

17.9.1 MFC本地存储器地址通道370

17.9.2 MFC有效地址高32位通道370

17.9.3 MFC有效地址低32位/列表地址通道370

17.9.4 MFC传输大小/列表大小通道371

17.9.5 MFC命令标签标识符通道372

17.9.6 MFC类标识符和MFC命令操作码通道372

17.10 MFC标签组管理通道373

17.10.1 MFC写标签组查询屏蔽通道373

17.10.2 MFC读标签组查询屏蔽通道374

17.10.3 MFC写标签状态更新请求通道374

17.10.4 MFC标签组状态读通道375

17.10.5 MFC读列表停顿-通知标签状态通道375

17.10.6 MFC写列表停顿-通知标签确认通道376

17.11 MFC原子命令状态读通道377

17.12 SPU邮箱通道378

第18章 SPE事件379

18.1 简介379

18.2 事件和事件管理通道380

18.2.1 事件管理通道的事件条件和位定义380

18.2.2 挂起事件寄存器381

18.2.3 SPU读事件状态382

18.2.4 SPU写事件屏蔽383

18.2.5 SPU写事件确认383

18.2.6 SPU读事件屏蔽384

18.3 SPU中断机制384

18.4 中断地址保存-恢复通道385

18.4.1 SPU读状态保存-恢复通道385

18.4.2 SPU写状态保存-恢复通道385

18.4.3 使用SPU写状态保存-恢复通道的嵌套中断385

18.5 事件处理协议386

18.5.1 使用轮询或停顿的方法处理同步事件386

18.5.2 使用中断的方法处理异步事件387

18.5.3 中断时的临界段保护388

18.6 事件的处理准则388

18.6.1 多个启用事件的协议388

18.6.2 处理多源同步事件的步骤390

18.6.3 处理特权注意事件的步骤391

18.6.4 处理锁行保留丢失事件的步骤392

18.6.5 处理信号通知1可用事件的步骤393

18.6.6 处理信号通知2可用事件的步骤394

18.6.7 处理SPU写出邮箱可用事件的步骤394

18.6.8 处理SPU写出中断邮箱可用事件的步骤395

18.6.9 处理SPU递减器事件的步骤396

18.6.10 处理SPU读入邮箱可用事件的步骤397

18.6.11 处理MFC SPU命令队列可用事件的步骤398

18.6.12 处理DMA列表命令停顿-通知事件的步骤398

18.6.13 处理标签组状态更新事件的步骤400

18.7 开发一个基本的中断处理函数401

18.7.1 基本中断协议的特征和设计401

18.7.2 FLIH的设计401

18.7.3 SLIH设计和注册SLIH函数404

18.7.4 应用程序代码范例406

18.8 嵌套中断的处理函数407

18.8.1 嵌套处理函数的设计407

18.8.2 嵌套中断的FLIH设计407

18.9 专用中断栈的使用409

18.10 应用举例411

18.10.1 SPU递减器事件411

18.10.2 标签组状态更新事件412

18.10.3 DMA列表命令停顿-通知事件413

18.10.4 MFC SPU命令队列可用事件415

18.10.5 SPU读入邮箱可用事件415

18.10.6 SPU信号通知可用事件416

18.10.7 锁行保留丢失事件416

18.10.8 特殊注意事件416

第19章 DMA传输与处理器交互通信417

19.1 简介417

19.2 MFC命令418

19.2.1 DMA命令419

19.2.2 DMA列表命令421

19.2.3 同步命令421

19.2.4 命令修饰422

19.2.5 标签组422

19.2 6 MFC命令发射423

19.2.7 类标识符的替换和传输424

19.2.8 DMA命令的完成425

19.3 PPE发起的DMA传输425

19.3.1 MFC命令发射426

19.3.2 MFC命令队列控制寄存器427

19.3.3 DMA命令发射状态和错误428

19.4 SPE发起的DMA传输431

19.4.1 MFC命令发射432

19.4.2 MFC命令队列监控通道433

19.4.3 DMA命令发射状态和错误434

19.4.4 DMA列表命令的例程437

19.5 高效MFC命令使用指南440

19.6 邮箱440

19.6.1 邮箱的读和写441

19.6.2 邮箱阻塞442

19.6.3 等待预期消息442

19.6.4 邮箱的使用442

19.6.5 SPU写出邮箱443

19.6.6 SPU读入邮箱447

19.7 信号通知451

19.7.1 SPU信号通道451

19.7.2 信号的使用452

19.7.3 模式配置452

19.7.4 SPU信号通知通道1452

19.7.5 SPU信号通知通道2453

19.7.6 发送信号453

19.7.7 接收信号456

19.7.8 邮箱和信号通知之间的区别458

第20章 共享存储同步459

20.1 共享存储访问定序459

20.1.1 存储模型459

20.1.2 PPE定序指令461

20.1.3 SPU定序指令465

20.1.4 MFC定序机制468

20.1.5 MFC多源同步机制472

20.1.6 定序机制的应用场景478

20.2 PPE原子同步479

20.2.1 原子同步指令479

20.2.2 PPE同步原语481

20.2.3 SPE同步原语484

20.3 SPE原子同步491

20.3.1 用于原子更新的MFC命令491

20.3.2 MFC读原子命令状态通道493

20.3.3 活锁避免493

20.3.4 同步原语495

第21章 并行编程503

21.1 挑战503

21.2 并行编程模式504

21.2.1 术语504

21.2.2 寻找并行505

21.2.3 并行编程策略506

21.3 并行编程的步骤508

21.3.1 第1步：理解问题508

21.3.2 第2步：选择编程工具和编程技术508

21.3.3 第3步：开发高层并行策略509

21.3.4 第4步：开发底层并行策略509

21.3.5 第5步：设计有效的数据结构509

21.3.6 第6步：循环改进510

21.3.7 第7步：性能调优510

21.4 CELL/B.E.处理器中并行的级别511

21.4.1 SIMD并行512

21.4.2 超标量并行512

21.4.3 硬件多线程512

21.4.4 多执行单元512

21.4.5 多个Cell/B.E.处理器512

21.5 并行化工具513

21.5.1 语言扩展：内置指令与指示513

21.5.2 编译器对单-共享内存的支持514

21.5.3 OpenMP指示515

21.5.4 编译器控制的软件缓存516

21.5.5 用于代码分割的编译器及运行时支持519

21.5.6 线程库520

第22章 单指令多数据编程521

22.1 单指令多数据基础521

22.1.1 将标量数据转为向量数据522

22.1.2 系统学习SIMD编程525

22.1.3 编写高效的自动SIMD化代码532

22.2 支持自动SIMD化的编译器534

22.2.1 动机与挑战535

22.2.2 正确和错误的SIMD化实例537

22.3 编译器的SIMD化框架539

22.3.1 阶段一：基本块聚集541

22.3.2 阶段二：短循环聚集541

22.3.3 阶段三：循环级聚集542

22.3.4 阶段四：对齐反虚拟化543

22.3.5 阶段五：长度反虚拟化547

22.3.6 阶段六：SIMD化代码生成和指令调度547

22.3.7 SIMD化例程：多源SIMD并行549

22.3.8 SIMD化例程：多数据长度551

22.3.9 向量操作和混和模式SIMD化554

22.4 其他编译器优化554

22.4.1 OpenMP554

22.4.2 子字数据类型555

22.4.3 SPE的后端调度556

22.4.4 利用典型优化556

第23章 SIMD扩展与SPU编程558

23.1 结构差异558

23.1.1 寄存器559

23.1.2 数据类型560

23.1.3 指令集差异561

23.2 将PPE上的SIMD指令移植到SPE上563

23.2.1 代码映射563

23.2.2 简单宏转换564

23.2.3 全功能映射567

23.2.4 具有代码可移植性的typedef567

23.2.5 目标编译器的定义568

第24章 SPE编程技巧569

24.1 DMA传输570

24.1.1 从SPE端启动DMA传输570

24.1.2 重叠DMA传输和计算570

24.1.3 DMA传输和LS访问575

24.2 SPU流水线和双发射原则575

24.3 跳转消除和预测576

24.3.1 函数内联和循环展开577

24.3.2 使用位选指令进行预测577

24.3.3 跳转提示578

24.3.4 基于程序的跳转预测581

24.3.5 概要分析或语言提示跳转预测583

24.3.6 软件跳转-目标地址缓冲584

24.3.7 使用控制流记录跳转历史584

24.4 循环展开和流水线化585

24.5 偏移指针587

24.6 转换和查表587

24.6.1 字节混洗指令587

24.6.2 快速8位SIMD查表588

24.7 整数乘591

24.8 标量代码591

24.8.1 标量加载和存储591

24.8.2 将标量数据类型转换为向量数据类型592

24.9 非对齐加载593

附录A PPE指令集和内置指令594

附录B SPU指令集与内置指令637

附录C 性能监测信号659

术语表688