图书介绍
集成电路测试技术基础PDF|Epub|txt|kindle电子书版本网盘下载
- 姜岩峰，张晓波，杨兵编著 著
- 出版社： 北京：化学工业出版社
- ISBN：7122029484
- 出版时间：2008
- 标注页数：171页
- 文件大小：31MB
- 文件页数：181页
- 主题词：集成电路－测试技术
PDF下载
下载说明
集成电路测试技术基础PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数字集成电路中常见的故障1
1.1基本概念1
1.2故障模型1
1.2.1固定故障模型2
1.2.2桥接故障3
1.2.3在CMOS集成电路中的中断故障和晶体管固定关断故障5
1.2.4延迟故障7
1.3暂态故障8
第2章 组合逻辑电路的测试方法13
2.1数字电路的故障诊断13
2.2组合逻辑电路的向量生成技术14
2.2.1一维敏感路径法14
2.2.2布尔差分法16
2.2.3 D算法21
2.2.4路径引导算法30
2.2.5扇出引导算法31
2.2.6延迟故障检测33
2.3组合逻辑电路中多故障的检测35
第3章 可测试性逻辑电路的设计37
3.1 Reed-Muller扩展法37
3.2三级或-与-或设计40
3.3可测试逻辑的自动综合41
3.4多级组合逻辑电路的可测试性设计42
3.4.1单体提取法42
3.4.2双体提取法43
3.4.3双体及补体同时提取法44
3.5可测试逻辑电路的综合47
3.6在组合逻辑电路中路径延迟故障的测试50
3.7可测试的PLA设计52
第4章 时序电路的测试方法55
4.1使用迭代法对时序电路进行测试55
4.2状态表验证法56
4.3基于电路结构的测试方法61
4.4功能故障模型65
4.5基于功能故障模型的测试向量生成66
第5章 时序电路可测试性设计71
5.1可控制性和可观测性71
5.2提高可测试性的Ad Hoc设计规则72
5.3可诊断时序电路的设计76
5.4可测试时序电路设计中的扫描路径技术78
5.5电平敏感型扫描设计（LSSD）81
5.5.1时钟无冒险锁存81
5.5.2 LSSD设计规则83
5.5.3 LSSD方法的优点87
5.6随机扫描技术88
5.7局部扫描90
5.8使用非扫描技术进行可测试性时序电路的设计91
5.9相交检测93
5.10边界扫描技术96
第6章 内嵌自测试101
6.1 BIST的测试向量生成技术101
6.1.1穷举测试法102
6.1.2伪穷举测试向量生成技术103
6.1.3伪随机向量生成法107
6.1.4确定性测试法109
6.2输出响应分析110
6.2.1转换计数110
6.2.2并发检验111
6.2.3签名分析法112
6.3循环型BIST114
6.4 SoC设计中的BIST/DFT综合策略115
第7章 模拟电路的测试119
7.1简介119
7.1.1模拟电路特性120
7.1.2模拟故障机理和故障模型122
7.2模拟电路的测试126
7.2.1模拟电路测试方法126
7.2.2模拟测试波形128
7.2.3直流参数测量130
7.2.4交流参数测试133
第8章 混合信号测试139
8.1模数转换器简介139
8.2 ADC和DAC的电路结构141
8.2.1 DAC电路结构143
8.2.2 ADC电路结构143
8.3 ADC和DAC的特性参数和故障模型144
8.4 IEEE 1057标准148
8.5 ADC在时域内的测试148
8.5.1输出编码148
8.5.2编码转换等级测试（静态）149
8.5.3编码转换等级测试（动态）150
8.5.4增益和偏置测试150
8.5.5线性化误差和最大静态误差151
8.5.6正弦波适应测试152
8.6频域ADC的测试152
8.7混合信号测试总线标准——IEEE 1149.4标准153
8.7.1 IEEE 1149.4标准概述153
8.7.2 IEEE 1149.4电路结构154
8.7.3 IEEE 1149.4标准的指令158
8.7.4 IEEE 1149.4的测试模式159
第9章 混合信号测试应用简介165
9.1测试方案166
9.2测试结果169
参考文献171